JPH01318251A - 半導体装置とその組立方法 - Google Patents
半導体装置とその組立方法Info
- Publication number
- JPH01318251A JPH01318251A JP63150963A JP15096388A JPH01318251A JP H01318251 A JPH01318251 A JP H01318251A JP 63150963 A JP63150963 A JP 63150963A JP 15096388 A JP15096388 A JP 15096388A JP H01318251 A JPH01318251 A JP H01318251A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor chip
- bonding
- frame
- arms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置とその組立方法に関し、
放熱特性が良好で外部接続端子収容数を増加することを
目的とし、 内部端子を底面に備えるキャビティと該内部端子に接続
された外部端子を底外面に備えるパッケージと、半導体
チップを接合するアイランドを中央に複数のアームで外
枠と結合し該アーム間に空間を有する搭載フレームと、
半導体チップの電極と上記内部端子とを接続するタブフ
レームと、上記アーム間の空間を気密封止するシールキ
ャップとから構成し、上記タブフレームのインナリード
部を接続した半導体チップを上記搭載フレームに接合し
、上記パンケージに内挿して搭載フレームの外枠をパッ
ケージ上面に気密封着し２、上記アーム間の空間からボ
ンディングヘッドを挿入しタブフレームのアウタリード
部を内部端子に接合した後、上記シールキャップで搭載
フレームを覆ってアーム間の空間を気密封着するように
構成する。
目的とし、 内部端子を底面に備えるキャビティと該内部端子に接続
された外部端子を底外面に備えるパッケージと、半導体
チップを接合するアイランドを中央に複数のアームで外
枠と結合し該アーム間に空間を有する搭載フレームと、
半導体チップの電極と上記内部端子とを接続するタブフ
レームと、上記アーム間の空間を気密封止するシールキ
ャップとから構成し、上記タブフレームのインナリード
部を接続した半導体チップを上記搭載フレームに接合し
、上記パンケージに内挿して搭載フレームの外枠をパッ
ケージ上面に気密封着し２、上記アーム間の空間からボ
ンディングヘッドを挿入しタブフレームのアウタリード
部を内部端子に接合した後、上記シールキャップで搭載
フレームを覆ってアーム間の空間を気密封着するように
構成する。
本発明は半導体装置とその組立方法に関する。
近年の電子機器の高速化、小型化の要求に伴い電子回路
を構成する半導体装置はますます高集積化の要求が高く
、高集積度の半導体装置が多く使用されている。
を構成する半導体装置はますます高集積化の要求が高く
、高集積度の半導体装置が多く使用されている。
そのため、半導体装置自体の放熱を良くするとともに、
半導体チップを収容するパッケージを小型化し、かつ半
導体装ノブの電極と接続されるパッケージの内、外端子
を高密度配置してその収容数を増加することが求められ
、この要求を満足する半導体装置とその組立方法が要望
されている。
半導体チップを収容するパッケージを小型化し、かつ半
導体装ノブの電極と接続されるパッケージの内、外端子
を高密度配置してその収容数を増加することが求められ
、この要求を満足する半導体装置とその組立方法が要望
されている。
従来技術では半導体チップ１２をパッケージ１１に組み
立てる場合、フェイスアップとフェイスダウンの構成が
ある。
立てる場合、フェイスアップとフェイスダウンの構成が
ある。
フェイスアップの構成は、第５図の側断面図に示すよう
に底外面ｌｉｄの外部端子用Ｃに接続された（接続経路
は図示路）内部端子１１ｂを底面１１ａ−１に備えるパ
ッケージ１１のキャビティｌｌａに半導体チップ１２を
電極１２ａ側をと方にして挿入し底面１１ａ−１にグイ
ボンディングし、半導体チップ１２の電極１２ａ と内
部端子］、１ｂとをワイヤ１４でボンディングした後、
シールキャップ１５で気密封止する。
に底外面ｌｉｄの外部端子用Ｃに接続された（接続経路
は図示路）内部端子１１ｂを底面１１ａ−１に備えるパ
ッケージ１１のキャビティｌｌａに半導体チップ１２を
電極１２ａ側をと方にして挿入し底面１１ａ−１にグイ
ボンディングし、半導体チップ１２の電極１２ａ と内
部端子］、１ｂとをワイヤ１４でボンディングした後、
シールキャップ１５で気密封止する。
フェイスダウンの構成は、第６図の側面図に示すように
放熱板２３にボンディングした半導体チップ２２を電極
２２ａ側を下方にしてパッケージ２１のキャビティ２１
ａの中央部を繰り抜いた貫通孔２１ａ−１に挿入し、放
熱板２３をパッケージ２１の上面にボンディングし、半
導体チップ２２の電極２２ａ と底外面の外部端子２１
ｃ、に接続された（接続経路は図示路）内部端子２１ｂ
とをワイヤ２４でボンディングした後、パッケージ２】
の下面をシールキ、トップ２５で気密封止する。
放熱板２３にボンディングした半導体チップ２２を電極
２２ａ側を下方にしてパッケージ２１のキャビティ２１
ａの中央部を繰り抜いた貫通孔２１ａ−１に挿入し、放
熱板２３をパッケージ２１の上面にボンディングし、半
導体チップ２２の電極２２ａ と底外面の外部端子２１
ｃ、に接続された（接続経路は図示路）内部端子２１ｂ
とをワイヤ２４でボンディングした後、パッケージ２】
の下面をシールキ、トップ２５で気密封止する。
しかしながら、このような上記実装構造によれば、フェ
イスアップの場合、半導体チップがパッケージ底面にボ
ンディングされているためパッケージ上部からの放熱特
性が悪くなる欠点があるが、パッケージ下面の全面を用
いて外部端子を設けることができるためその数を増加で
きる利点があり、一方のフェイスダウンの場合、放熱板
に補助放熱フィンや冷却ジャケットなどを接触させるこ
とにより良好な放熱特性が得られる利点があるが、パッ
ケージ下面の中央大部分をシールキャップで占めるため
外部端子数に限度があり、しかもボンディングワイヤの
配線長さが長くなる欠点があるといった問題があった。
イスアップの場合、半導体チップがパッケージ底面にボ
ンディングされているためパッケージ上部からの放熱特
性が悪くなる欠点があるが、パッケージ下面の全面を用
いて外部端子を設けることができるためその数を増加で
きる利点があり、一方のフェイスダウンの場合、放熱板
に補助放熱フィンや冷却ジャケットなどを接触させるこ
とにより良好な放熱特性が得られる利点があるが、パッ
ケージ下面の中央大部分をシールキャップで占めるため
外部端子数に限度があり、しかもボンディングワイヤの
配線長さが長くなる欠点があるといった問題があった。
上記問題点に鑑み、本発明は上記利点を組み合わせ放熱
特性を良好で端子収容数を増加することのできる半導体
装置とその組立方法を提供することを目的とする。
特性を良好で端子収容数を増加することのできる半導体
装置とその組立方法を提供することを目的とする。
上記目的を達成するためＧこ、本発明の半４体チップの
実装構造６．二おいては、内部端子を底面に備えるキャ
ビティと該内部端子に接続された外部端子を底外面に備
えるパッケージと、半導体チップを接合するアイランＦ
′を中央に複数のアームで外枠と結合し該アーム間に空
間を有する搭載フレームと、半導体チップの電極と上記
内部端子とを接続するタブフレームと、上記アーム間の
空間を気密封止するシールキャップとから構成し、上記
タブフレームのインナリード部を接続した半導体チップ
を上記搭載フレームに接合し、上記パッケージに内挿し
て搭載フレームの外枠をパッケージ上面に気密封着し、
上記アーム間の空間からボンディングヘッドを挿入しタ
ブフレームのアウタリード部を内部端子に接合した後、
上記シールキャップで搭載フレームを覆ってアーム間の
空間を気密封着するように構成する。
実装構造６．二おいては、内部端子を底面に備えるキャ
ビティと該内部端子に接続された外部端子を底外面に備
えるパッケージと、半導体チップを接合するアイランＦ
′を中央に複数のアームで外枠と結合し該アーム間に空
間を有する搭載フレームと、半導体チップの電極と上記
内部端子とを接続するタブフレームと、上記アーム間の
空間を気密封止するシールキャップとから構成し、上記
タブフレームのインナリード部を接続した半導体チップ
を上記搭載フレームに接合し、上記パッケージに内挿し
て搭載フレームの外枠をパッケージ上面に気密封着し、
上記アーム間の空間からボンディングヘッドを挿入しタ
ブフレームのアウタリード部を内部端子に接合した後、
上記シールキャップで搭載フレームを覆ってアーム間の
空間を気密封着するように構成する。
半導体チップを放熱板に直接、接合しパッケージ内に上
部から挿入しフェイスダウンで実装することにより、半
導体チップと放熱板との熱抵抗を小さくし、補助放熱体
を放熱板に接触させて放熱面積を拡張することができる
。
部から挿入しフェイスダウンで実装することにより、半
導体チップと放熱板との熱抵抗を小さくし、補助放熱体
を放熱板に接触させて放熱面積を拡張することができる
。
また、パンケージ下面にシールキャップがないため、全
面を利用して外部端子を設けることができ、かつ半導体
チップの電極との距離を短くすることができる。
面を利用して外部端子を設けることができ、かつ半導体
チップの電極との距離を短くすることができる。
以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
に説明する。
第１図の側断面図に示すように、半導体装置はパッケー
ジ１と、半導体チップ２を接合した搭載フレーム３と、
タブフレーム４と、シールキャ・ツブ５とから構成され
る。
ジ１と、半導体チップ２を接合した搭載フレーム３と、
タブフレーム４と、シールキャ・ツブ５とから構成され
る。
パッケージ１は、第１図に示すようにセラミック直方体
からなり、底面１ａ−１に内部端子（ランド）１ｂを備
え半導体チップ２を収納する空間を有するキャビティ１
ａと、底外面１ｄに内部端子１ｂと接続された（接続経
路は図示路）外部端子ＩＣ１即ちリードとを備え、さら
にパッケージ１の上面は共晶ボンディングするためメタ
ライズ（図示路）される。
からなり、底面１ａ−１に内部端子（ランド）１ｂを備
え半導体チップ２を収納する空間を有するキャビティ１
ａと、底外面１ｄに内部端子１ｂと接続された（接続経
路は図示路）外部端子ＩＣ１即ちリードとを備え、さら
にパッケージ１の上面は共晶ボンディングするためメタ
ライズ（図示路）される。
搭載フレーム３は、第２図の平面図に示すように金属ま
たはセラミックからなり、半導体チップ２を半田あるい
は共晶ボンディングにより接合するアイランド３ａを中
央に複数、例えば十字形のアーム３ｂで方形の外枠３Ｃ
と結合してなり、アーム３ｂ間にボンディング装置のボ
ンディングヘッド（図示路）を挿通する空間３ｂ−１（
斜線で示す孔）を形成している。なお、搭載フレームが
セラミック製の場合、接合面はメタライズされる。
たはセラミックからなり、半導体チップ２を半田あるい
は共晶ボンディングにより接合するアイランド３ａを中
央に複数、例えば十字形のアーム３ｂで方形の外枠３Ｃ
と結合してなり、アーム３ｂ間にボンディング装置のボ
ンディングヘッド（図示路）を挿通する空間３ｂ−１（
斜線で示す孔）を形成している。なお、搭載フレームが
セラミック製の場合、接合面はメタライズされる。
タブフレーム４は、第３図の平面図に示すようにポリイ
ミド樹脂製のテープフィルム４ｂ上に半導体チップ２の
電極（パッド） ２ａとパッケージ１の内部端子１ｂと
を接続するリードフレーム４ａを形成してなり、このリ
ードフレーム４ａのインナリート部４ａ−１とアウタリ
ード部４ａ−２のテープフィルム４ｈはその接続部を接
続可能に除去しである。
ミド樹脂製のテープフィルム４ｂ上に半導体チップ２の
電極（パッド） ２ａとパッケージ１の内部端子１ｂと
を接続するリードフレーム４ａを形成してなり、このリ
ードフレーム４ａのインナリート部４ａ−１とアウタリ
ード部４ａ−２のテープフィルム４ｈはその接続部を接
続可能に除去しである。
シールキャップ５は、第４図の平面図に示すように金属
からなり、搭載フレーム３のアイランド３ａの面積より
僅かに小さい面積で２点鎖線で示す補助放熱体６を挿通
する逃げ孔５ａ （斜線部分）を備え、搭載フレーム３
上面を覆ってアーム３ｂ間の空間３ｂ−１を気密封止す
る。
からなり、搭載フレーム３のアイランド３ａの面積より
僅かに小さい面積で２点鎖線で示す補助放熱体６を挿通
する逃げ孔５ａ （斜線部分）を備え、搭載フレーム３
上面を覆ってアーム３ｂ間の空間３ｂ−１を気密封止す
る。
半導体装置の組立方法は、第１図に示すようにまず、半
導体チップ２を電極２ａ側の反対面を搭載フレーム３の
アイランド３ａの内側に例えば、共晶ボンディングによ
り接合し半導体チップ２の電極２ａにタブフレーム４の
インナリード部４ａ−１を例えば、圧着ボンディングに
より接続する。あるいは、先にタブフレーム４を電ｔｉ
２ａに接続してから半導体チップ２を搭載フレーム３に
接合してもよい。
導体チップ２を電極２ａ側の反対面を搭載フレーム３の
アイランド３ａの内側に例えば、共晶ボンディングによ
り接合し半導体チップ２の電極２ａにタブフレーム４の
インナリード部４ａ−１を例えば、圧着ボンディングに
より接続する。あるいは、先にタブフレーム４を電ｔｉ
２ａに接続してから半導体チップ２を搭載フレーム３に
接合してもよい。
つぎに、この半導体チップ２をパッケージ１の上部から
キャビティ１ａに内挿して搭載フレーム３の外枠３ｃを
パッケージ１上面に例えば、共晶ボンディングにより気
密接合する。なお、このタブフレーム４は半導体チップ
２の電極２ａに接続する時点および搭載フレーム３をパ
ッケージｌ上面に接合する時点で内部端子１ｂに対向す
るように光学装置（図示路）を用いて位置決めされる。
キャビティ１ａに内挿して搭載フレーム３の外枠３ｃを
パッケージ１上面に例えば、共晶ボンディングにより気
密接合する。なお、このタブフレーム４は半導体チップ
２の電極２ａに接続する時点および搭載フレーム３をパ
ッケージｌ上面に接合する時点で内部端子１ｂに対向す
るように光学装置（図示路）を用いて位置決めされる。
更につぎに、アーム３ｂ間の空間３ｂ−１からボンディ
ング装置のボンディングヘッド（図示路）を挿入してタ
ブフレーム４のすべてのアウタリード４ａ−２を内部端
子１ｂに例えば、圧着ボンディングにより同時に接続す
る。位置決めは光学装置（図示路）を用いて行う。
ング装置のボンディングヘッド（図示路）を挿入してタ
ブフレーム４のすべてのアウタリード４ａ−２を内部端
子１ｂに例えば、圧着ボンディングにより同時に接続す
る。位置決めは光学装置（図示路）を用いて行う。
そして最後に、シールキャップ５で搭載フレーム３の上
面を覆ってアーム３ｂ間の空間３ｂ−１とともにパッケ
ージ１を例えば、共晶ボンディングにより気密封着して
完成する。
面を覆ってアーム３ｂ間の空間３ｂ−１とともにパッケ
ージ１を例えば、共晶ボンディングにより気密封着して
完成する。
第１図の２点鎖線で示す補助放熱体６は放熱特性を良く
するために搭載フレーム３に接続したもので、放熱フィ
ンや水冷ジャケットなど（図は放熱フィンを示す）を接
触させて放熱面積を拡張するものである。
するために搭載フレーム３に接続したもので、放熱フィ
ンや水冷ジャケットなど（図は放熱フィンを示す）を接
触させて放熱面積を拡張するものである。
半導体チップをボンディング用の空間を有する搭載フレ
ームを用い半導体チップの背面を搭載フレーム内面に直
接、接合したフェイスダウン構成に組み立てることによ
り、熱抵抗を小さく熱伝導を極めて良好に保持し、放熱
特性を格段に向上することができ、かつパッケージ下面
の外部端子の収容数を増加できパッケージ内の配線長さ
もさらに短くすることができる。
ームを用い半導体チップの背面を搭載フレーム内面に直
接、接合したフェイスダウン構成に組み立てることによ
り、熱抵抗を小さく熱伝導を極めて良好に保持し、放熱
特性を格段に向上することができ、かつパッケージ下面
の外部端子の収容数を増加できパッケージ内の配線長さ
もさらに短くすることができる。
なお、上記説明の第１図に示した外部端子は挿入接続可
能なリードピンとしたが、プリント基板などに表面実装
する場合はその形状をバンプに形成してもよい。
能なリードピンとしたが、プリント基板などに表面実装
する場合はその形状をバンプに形成してもよい。
以上、詳述したように本発明によれば、従来同様に放熱
特性を良好に維持でき、しかも端子収容数が増加でき配
線長も短くすることができるため、小型・高密度実装化
、および集積回路の高速度化を図ることができるといっ
た産業上極めて有用な効果を発揮する。
特性を良好に維持でき、しかも端子収容数が増加でき配
線長も短くすることができるため、小型・高密度実装化
、および集積回路の高速度化を図ることができるといっ
た産業上極めて有用な効果を発揮する。
第１図は本発明による一実施例の側断面図、第２図は第
１図の搭載フレームの平面図、第３図は第１図のシール
キャンプの平面図、第４図は第１図のタブフレームの平
面図、第５図は従来技術によるフェイスアップ構成の側
断面図、 第６図は従来技術によるフェイスダウン構成の側断面図
である。 図において、 １はパッケージ、 １ａはキャビティ、 １ｂは内部端子（ランド）、 １ｃは外部端子（リード）、 ２は半導体チップ、 ２ａは電極（パッド）、 ３は搭載フレーム、 ３ａはアイランド、 ３ｂはアーム、 ３ｂ−１は空間（孔）、 ３ｃは外枠 ４はタブフレーム、 ４ａはリードフレーム、 ４ａ−１はインナリード部、 ４ａ−２はアウタリード部、 ４ｂはテープフィルム、 ５はシールキャップ、 ５ａは逃げ孔、 ６は補助放熱体を示す。 入 搭載フレーム３ 第１図の搭載フレームの平面図 第１図のシールキ
ャップの平面図第２図 第３図 第す図
１図の搭載フレームの平面図、第３図は第１図のシール
キャンプの平面図、第４図は第１図のタブフレームの平
面図、第５図は従来技術によるフェイスアップ構成の側
断面図、 第６図は従来技術によるフェイスダウン構成の側断面図
である。 図において、 １はパッケージ、 １ａはキャビティ、 １ｂは内部端子（ランド）、 １ｃは外部端子（リード）、 ２は半導体チップ、 ２ａは電極（パッド）、 ３は搭載フレーム、 ３ａはアイランド、 ３ｂはアーム、 ３ｂ−１は空間（孔）、 ３ｃは外枠 ４はタブフレーム、 ４ａはリードフレーム、 ４ａ−１はインナリード部、 ４ａ−２はアウタリード部、 ４ｂはテープフィルム、 ５はシールキャップ、 ５ａは逃げ孔、 ６は補助放熱体を示す。 入 搭載フレーム３ 第１図の搭載フレームの平面図 第１図のシールキ
ャップの平面図第２図 第３図 第す図
Claims (1)
- 【特許請求の範囲】 〔１〕内部端子（１ｂ）を底面に備えるキャビティ（１
ａ）と該内部端子（１ｂ）に接続された外部端子（１ｃ
）を底外面に備えるパッケージ（１）と、半導体チップ
（２）を接合するアイランド（３ａ）を中央に複数のア
ーム（３ｂ）で外枠（３ｃ）と結合し該アーム（３ｂ）
間に空間（３ｂ−１）を有する搭載フレーム（３）と、
半導体チップ（２）の電極（２ａ）と上記内部端子（１
ｂ）とを接続するタブフレーム（４）と、上記アーム間
の空間（３ｂ−１）を気密封止するシールキャップ（５
）とからなることを特徴とする半導体装置。 〔２〕上記タブフレーム（４）のインナリード部（４ａ
−１）を接続した半導体チップ（２）を上記搭載フレー
ム（３）に接合し、上記パッケージ（１）に内挿して搭
載フレーム（３）の外枠（３ｃ）をパッケージ（１）上
面に気密封着し、上記アーム間の空間（３ｂ−１）から
ボンディングヘッドを挿入しタブフレーム（４）のアウ
タリード部（４ａ−２）を内部端子（１ｂ）に接合した
後、上記シールキャップ（５）で搭載フレーム（３）を
覆ってアーム間の空間（３ｂ−１）を気密封着すること
を特徴とする請求項１記載の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150963A JPH01318251A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置とその組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150963A JPH01318251A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置とその組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318251A true JPH01318251A (ja) | 1989-12-22 |
Family
ID=15508265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150963A Pending JPH01318251A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置とその組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005583A1 (fr) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs |
-
1988
- 1988-06-17 JP JP63150963A patent/JPH01318251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005583A1 (fr) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs |
| US5475261A (en) * | 1990-09-19 | 1995-12-12 | Fujitsu Limited | Semiconductor device having many lead pins |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| KR100307465B1 (ko) | 파워모듈 | |
| KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| KR20090056594A (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| JPH05283460A (ja) | 半導体装置 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JPH03102862A (ja) | 半導体装置 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04207061A (ja) | 半導体装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH01318251A (ja) | 半導体装置とその組立方法 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| JP2500664B2 (ja) | 半導体装置 | |
| JPH0582584A (ja) | 半導体装置 |