JPH01318316A - 波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば、マイコン等に使用するヒステリシス
特性を持つ波形整形回路に関するものである。

〔従来の技術〕

従来の波形整形回路は比較器の出力を入力に帰還するこ
とによりヒステリシス特性？実現してきた０ 〔発明が解決しようとする課題〕 従来のヒステリシス特性を持つ波形整形回路では、電圧
比較器の出力を入力に帰還することにニジヒステリシス
特性ｔ−実現しているので、データバスなどによって任
意に設定する事は不可能であった。

この発明は上記のような問題点全解消するためになされ
たもので、入力電圧のしきい値全データバスにより設定
可能なものとして、マイコンに内蔵できる回路を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る波形整形回路は、データ・バスに１９入
力端子のしきい値を設定できる電圧検出器とデータ選択
器とフリップフロップを使用して、波形整形回路の各部
分のパラメータをデータ・バスにより独立に設定できる
Ｌうにしたものである。

〔実施例］ 以下、この発明の一実施例を図について説明する。嘴畔
図において、＋１）は入力端子で、（２）および（３）
はそれぞれ第１′Ｊ？工び第２のディジタル／アナログ
（Ｄ／Ａ）変換器で、データ・バス（４）からのデータ
によって出力電圧が制御される。（５）は入力端子（１
）の電圧が第１のＤ／Ａ変換器（２）の出力電圧より高
い時に出力がハイレベル（’Ｈ’）となる第１の電圧比
較器、（６）は入力端子（１）の電圧が第２のＤ／Ａ変
換器（３）の出力電圧工り高い時に出力がローレベル（
’Ｌ’）となる第２の電圧比較器、（７）２よび（８）
は入力端子（１）の電圧に重畳したパルス性の雑音電圧
を除去するための第１２よび第２の遅延回路で、それぞ
れ第１の電圧比較器（５）または第２の電圧比較器（６
）の出力レベルが同じ状態が一定時間（データバス（４
）のデータにより設定される時間）だけ持続すると、第
１または第２の電圧比較器（５）ｉたは（６）の出力と
同じレベルを出力し、（９）はクロック・パルス供給端
子である。ここで端子（９）からのクロックとバス（４
）からのデータとにより設定される遅延時間の間には、
次のような関係がある。

遅延時間　＝　クロック・パルスの周期Ｘデータ・バス
によって設定されるデータ値また、αｑ′ｓ？工び（ロ
）はそれぞれ第１および第２のデータ選択器で、データ
・バス（４）からのデータにより制御されて、６本の入
力信号から２本の信号を選択して出力する。（６）はＲ
Ｓフリップフロップである。

責キ図で、第１の電圧比較器（５）は入力端子１１）の
電圧がデータ・バス（４）のデータにより設定される第
１のＤ／Ａ変換器（２）の出力電圧ｖＴＬより大きくな
るとハイレベル’Ｈ’　を出力する。第２の電圧比較器
（６）は入力端子（１）の電圧がデータ・バス（４）の
データにエリ設定される第２のＤ／Ａ変換器（３）の出
力電圧ｖＴＨより大きくなるとローレベル１Ｌ′を出力
する。これにより入力端子（１）の電圧変化を検出する
ｖＴＬ検出器とｖＴＨ検出器とを構成することができ、
入力端子（１）に印加される電圧のしきい値であるｖＴ
ＬとｖＴＨとをデータ・バス（４）のデータにより制御
することが可能となる。

次に、第１の遅延回路（７）は、第１の電圧比較器【５
）の出刃レベルが同じ状態が一定時間（データ・バス（
４）データによって設定される時間）持続すると、第１
の電圧比較器（５）の出力と同じレベルを出力する。第
２の遅延回路（８）も、第２の電圧比較器（６）の出力
レベルが同じ状態が一定時間（データ・バス（４）デー
タによって設定される時間）持続すると、第２の電圧比
較器（６）と同じレベルを出力する。

この結果、入力端子（１）に印加される入力信号から、
データ・バス（４）のデータに工って第１ｐよび第２の
遅延回路＋７）　、　（８）に設定される時間より短い
幅のパルスを雑音として除去することができる。

第１２？ｊび第２のデータ選択器αＱ、（ロ）では、第
１の遅延回路（１）の出力と、反転回路α尋で反転され
た出力と、第２の遅延回路（８）の出力と、反転回路（
ト）で反転された出力と、接地電位と、電源電圧の電位
の合計６本の信号の中から、任意の２本の信号をデータ
・バス（４）のデータにより選択して、出力端子（２）
の極性（正論理、負論理）と実現し友い回路の特性（ヒ
ステリシス形コンパレータ、ウィンドウ形コンパＶ−夕
など）とを設定する。

この工うに、各部分のパラメータをデータ選択器のデー
タにより独立に設定することにより、回路構成を変更せ
ずに波形整形回路の特性を自由に制御することが可能と
なる。

〔発明の効果〕

以上のように、この発明に工れば特性をデータバスから
のデータによって任意に設定することが可能で、全ての
素子＝ｉＣＭＯ８素子で実現できるのでマイコンに内蔵
することも可能である。また、入力電圧に対する２種類
のしきい値ｖＴＬとｖＴＨに対する電圧変化の検出は個
別に行っているので、入出力のタイミングの制御なども
自由に行うことができる。

【図面の簡単な説明】

番キ図はこの発明の一実施例による波形整形回路の構成
會示す回路図である。 図において、（１）は信号入力端子、（２］は第１のＤ
／Ａ変換器、（３）は第２のＤ／Ａ変換器、（４）はデ
ータ・バス、（５）は第１の電圧比較器、（６）ｌｄ第
２の電圧比較器、（７）は第１の遅延回路、（８）は第
２の遅延回路、（９）はクロック・パルス供給端子、Ｑ
ｌ第１のデータ選択器、Ｑｌ）は第２のデータ選択器、
＠はＲＳＳフリラグフロップある。 な２、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）データ・バスからのデータによつて制御される第
   １および第２のディジタル／アナログ（Ｄ／Ａ）変換器
   、 入力信号の電圧と上記第１および第２のＤ／Ａ変換器の
   出力電圧とをそれぞれ比較する第１および第２の電圧比
   較器、 それぞれ上記第１および第２の電圧比較器の出力に接続
   されるとともに上記データ・バスからのデータによつて
   制御される第１および第２の遅延回路、 それぞれ上記第１および第２の遅延回路の出力に接続さ
   れるとともに上記データ・バスからのデータによつて制
   御される第１および第２のデータ選択器、並びに、 これらの第１および第２のデータ選択器の出力に接続さ
   れたフリップ・フロップ回路を備え、外部から上記デー
   タ・バスを経て与えられるデータによつてヒステリシス
   特性を制御できるようにした波形整形回路。