JPH01318966A - 波形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、波形表示装置に関するものであり、詳しくは
、リフレッシュメモリを用いた波形表示装置の改良に関
するものである。

（従来の技術） 波形表示装置の一種に、２次元的に配列された複数の表
示画素をリフレッシュメモリから読み出される波形表示
データに従って選択的に駆動することにより波形を表示
するように構成されたものがある。

ところで、振幅変動や時間ジッタのある波形観測にあた
っては、表示画面上に時間の経過に応じた複数の波形を
同時に表示させることにより、波形の変化の状態を効率
よく測定できる。

そこで、ある種の波形表示装置では、リフレッシュメモ
リに複数の波形表示データを順次蓄積して複数の波形を
同時に表示させるように構成されている。

（発明が解決しようとする問題点） しかし、従来のこのようなリフレッシュメモリを用いた
波形表示装置では、複数の波形を常に等しい輝度で表示
しているために、表示波形から波形相互間の時間の経過
に伴う履歴関係を把握することは困難である。

本発明は、このような点に着目したものであり、その目
的は、複数の表示波形相互間に時間の経過に関連した表
示輝度のＩｌｌ調性を持たせることにより、表示波形か
ら波形相互間の時間の経過に伴う履歴関係が把握できる
波形表示装置を提供することにある。

（問題点を解決するための手段） 本発−明の波形表示装置は、 ２次元的に配列された複数の表示画素をリフレッシュメ
モリから読み出される波形表示データに従って選択的に
駆動することにより波形を表示する波形表示装置におい
て、 前記リフレッシュメモリの各アドレスに波形表示データ
として、それぞれの格納時点における時間に応じた重み
を持った任意の設定周期で循環する時間データを格納す
る時間データ格納制御手段と、 前記リフレッシュメモリから読み出される時間データの
重みを前記循環周期に同期して各データの蓄積時間の経
過に応じた表示輝度値に変換し、前記各表示画素の表示
輝度を漸次低下させる表示輝度制御手段、 を設けたことを特徴とする。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、１は図示しないデジタル化回路から加
えられる波形表示データＤ、を格納するりフレッシュメ
モリであり、例えばデュアルポート型ＤＲＡＭを用いる
。２は時間データ格納制御回路であり、リフレッシュメ
モリ１に波形表示データＤ１を格納するのにあたって任
意に設定される周期で値が循環する時間データＤ２を与
える。３は表示輝度制御回路であり、リフレッシュメモ
リ１から読み出される波形表示データＤコの値を時間デ
ータＤ２の循環に同期して変換し、表示器４の表示信号
ｓｙの輝度に循環周期に応じた階調度を与える６表示器
４としては、例えばラスクスキャン型のＣＲ’Ｉ’を用
いる。５は外部から加えられる循環周期設定信号Ｓｔに
従うて各部の動作を統轄して制御する表示制御回路であ
る。すなわち、表示制御回路５は、時間データ制御回路
２に時間データ制御信号Ｓ２を送出し、リフレッシュメ
モリ１にアドレスデータＡＤおよびリード。

ライトの制御信号Ｓ３を送出し、表示輝度制御回路３に
変換制御信号Ｓ４を送出する。

この上、うな構成において、表示器４に表示される各波
形の輝度は、設定される循環周期に応じて漸次低下する
ことになる。

このように構成された装置の各部分について説明する。

第２図はリフレッシュメモリ１の概念説明図であり、ラ
スク走査方向くｙ軸）は波形の振幅に対応し、ラスク配
列方向（を軸）は時間に対応している。なお、表示分解
能は、２５６ドツト（ｙ）×２５６ドツト（１）とする
。

第３図は、リフレッシュメモリ１として用いるデュアル
ポートＤＲＡＭの説明図である。ここでは、４ビツトｘ
６４ＫＷ＝２５６にビットのものを考える。このような
メモリによれば、４ビツトを１画素とする画素単位で書
換可能な２５６行×２５６列の表示空間が得られる。そ
こで、１ラスクについて４ビット×２５６列を割り宛て
ることにする。このデータは、デュアルポートＤＲＡＭ
内に設けられているシリアルアクセスメモリ（ＳＡＭ）
に−括転送でき、その後シリアルモードによりダイレク
トにドツトクロックに同期した４ビツトの表示データに
変換でき、この表示データを４ビツトのＤ／Ａ変換器に
加えることにより１６階調のアナログ表示信号が得られ
る。

第４図は、このようなリフレッシュメモリ１の４ビット
×２５６列のメモリセルにおけるデータ格納説明図であ
る０図において、６は列アドレスデコーダであり、８ビ
ツトの波形データ系列り。

をｙ軸上の１列から２５６列までの対応する位置にデコ
ードする。これにより、行アドレスで表される各ラスタ
の波形の振幅に対応した列アドレスの位置には、設定さ
れた周期で時間データ格納制御回路２から循環出力され
る４ビット単位の時間データＤ２が順次格納される。す
なわち、ある任意のラスタに対応したメモリセルに着目
すると、入力波形データの振幅が１表示波形（フレーム
）単位で変動することによってｙ軸上の対応した位置に
は逐次その時点における時間データが書き込まれること
になり、表示波形の数に応じた時間データが格納される
ことになる。

この上１うにしてリフレッシュメモリ１に格納された波
形データを読み出すのにあたっては、ラスタに対応した
行アドレスを順次発生させて１ラスタ毎にリード転送に
より対応する４ビット×２５６列のデータをＳＡＭに転
送し、ラスク毎にドツトクロックによりシリアルリード
モードで４ビツトの表示データを得る。この表示データ
は４ビツトのＤ／Ａ変換器に加えられて１６１＠Ｉ調の
輝度に対応したアナログ表示信号に変換される。

第５図は、表示輝度を４ビツト（１６レベル）の階調で
漸次低減させる場合の輝度変化状態説明図であり、横軸
には時間ｔをとり、縦軸には輝度■をとっている。図に
示すように、輝度■を０〜１５までの１６段階に量子化
するためには、輝度Ｉが１６段階に変化するのに要する
時間ＴＰも時間幅１゛１を有する”ｔ’ｓ、−＋　５〜
’ｒ’ｓ、よりなる１６のタイムスロットに量子化され
る。なお、添字のｉは現時点を示す。

すなわち、第５図のタイムスロット’ｒｓｉ　　（現在
）でリフレッシュメモリ１に書き込まれている時間デー
タを持つ波形データは輝度１５で表示され、現時点より
も１タイムスロツト前のタイムスロット’ｒ”ｓｔ−、
で書き込まれた時間データを持つ波形データは輝度１４
で表示される。このようにして１５タイムスロツト前の
タイムスロットＴＳ＜−１５で書き込まれた時間データ
を持つ波形データが輝度０で消え去るまでの時間Ｔｐが
時間幅１゛Ｉを有するＴ’５（−１５〜ＴＳ、よりなる
１６タイムスロツトに量子化され、輝度Ｉは１５〜０の
１６レベルで漸次低下することになる。ここで、時間Ｔ
Ｐは時間幅ＴＩを調整することにより任意の値に設定で
きる。

第６図はこのような輝度変化に関連した時間データの遷
移説明図であり、説明を簡単にするために時間データを
２ビツトで説明している。第６図において、現在波形デ
ータを書き込んでいるタイムスロットはＴＳ、であり、
この区間でリフレッシュメモリ１に格納される時間デー
タの重みは１１”である、この時間データは最大輝度レ
ベル“３”を与えることになるが、この輝度レベルはタ
イムスロットの経過に従ってルベルずつ低下し、４タイ
ムスロツトが経過すると０になり消去される。この区間
に先行する各タイムスロットで最大輝度になるように時
間データに重みを付けて書き込まれた波形データの輝度
変化に着目すると、１つ前のタイムスロットＴＳ、−＋
で重み１０″で書き込まれた輝度レベルは２゛′に低下
し、２つ前のタイムスロット’ｒｓ、−２で重み’　０
１　”で書き込まれた輝度レベルは′ｌ”に低下し、３
つ前のタイムスロットＴＳ、−：ｈで重み“００″で書
き込まれた輝度レベルは“０″に低下して消去される。

すなわち、リフレッシュメモリ１から読み出される２ビ
ツトの表示データをアナログ信号に変換するのにあたっ
ては、Ｄ／Ａ変換器の重みを時間データの循環周期に同
期して変化させる０例えばタイムスロットｒＳ１の場合
には“１１′°の波形データが加えられた場合に最大輝
度になるように重みをつり、タイムスロット′ｒＳｊ　
＋ｔの場合には“００″の波形データが加えられた場合
に最大輝度になるように重みをつける。

このようにＤ／Ａ変換器の重みは２２のタイムスロット
周期で循環することになり、表示波形の蓄積効果および
表示輝度の漸次低減効果が得られる。

なお、このような構成によれば、直前のタイムスロット
で最低輝度になっていたデータがそのままのデータレベ
ルで次のタイムスロットに移行すると本来表示されては
ならないにも拘らず最大輝度で表示されることになる。

そこで、タイムスロットの移行に先行して、そのタイム
スロットで最低輝度になっているデータのみ（例えばＴ
Ｓ、の“００″）を強制的に次のタイムスロットで最低
輝度になるレベル（ＳえばＴＳｉ＋ｔの０１”）に書き
換えるようにする。このようなデータの書き換えは、ノ
ーマルＤＲＡＭの「リード・モディファイ・ライト」で
実行できる。

第７図は第１図の具体例を示す構成説明図であり、第１
図、第４図と同一部分には同一符号をつけている６図に
おいて、７は表示ラスクアドレスデータＡＤをデコード
する行アドレスデコーダ、８は１行あたり４ビット×２
５６列よりなる２５６行のメモリセルのデータが一括転
送されるシリアルアクセスメモリ、９はシリアルアクセ
スメモリ８か、ら出力される４ビツトの波形データＤ、
の重みを表示輝度に応じた所定の重みに変換出力する重
み変換回路、１０は重み変換回路９から出力されるデジ
タルデータをアナログ信号ＳＶに変換するＤ／Ａ変換器
である。

第８図はリフレッシュメモリ１に格納される時間データ
の遷移図であり、１６進数（ＨＢＸ）で示している。

第９図は前述のリード・モディファイ・ライトの処理の
流れを示すフローチャートであり、１行分の処理を示し
ている。第８図の遷移図のあるタイムスロットにおいて
、例えば時間データレベル“ド°゛が最低輝度レベルに
対応しているものとすると、次のタイムスロットにおけ
る最低輝度レベルに対応した時間データは°“０″にな
る。そこで、リードデータがＦ”のデータについてはす
べて“Ｏ”に書き換える。このようなデータの書き換え
処理をすべての行について行う。

この処理が表示フレーム周期内に実行できれば瞬時に終
了することになるが、現状のＤＲＡＭのリード・モディ
ファイ・ライト・サイクルは約３ｏ　ｏ　ｎ５ｅｃであ
る。従って、実施例のような２５６ドツト×２５６ドツ
トの表示画面の場合には、３００ｎｓｅｃ　ｘ　２５６
ｘ　２５６＝１９．６６０８ｎｓｅｃかかることになり
、２５６ドツト×５１２ドツトの表示画面の場合には、 ３００ｎｓｅｃ　　ｘ　　２５６ｘ　　５１２＝３９．
３２１６ｎｓｅｃかかることになる。そこで、実際には
数フレームに渡って順次処理することになるが、通常の
波形蓄積時間は最低でも数１００ｍ５ｅｃ以上に設定さ
れるので不都合を生じることはない。

第１０図は、全体のタイムシーゲンスの説明図である。

水平周期の帰線匍関内にデコードとデータ蓄積による波
形データの入力処理とリード転送による行指定処理が行
われ、表示期間にシリアルリードにより表示信号が出力
されるとともにタイムスロット遷移時にはリード・モデ
ィファイ・ライトによるデータクリア処理が行われる。

第１１図は、タイムスロットの遷移近傍のタイムシーゲ
ンスの説明図である９図では、３フレ一ム周期に渡って
１／３ずつデータをクリアする例を示している。ここで
、データがクリアされた場合には次のタイムスロットに
対応した重みに従って書込み・表示が行われ、クリアさ
れていない部分については現在のタイムスロットに対応
した重みに従って書込み・表示が行われる。

リフレッシュメモリ１に書込むデータの重みレベルと重
み変換回路９の重みレベルとを同時に切り換えることは
簡単であるが、遷移直前に書き込まれたデータが最大輝
度レベルにとどまる時間は極めて短くなってしまう、そ
こで、第１２図に示すように、重み変換回路９の重みレ
ベルを各タイムスロットにおける最新入力レベルが最大
輝度レベルになるようにタイムスロットの遷移後の一定
時間オーバーラップさせて、各タイムスロットの最新の
入力データが少なくとも一定時間は最大輝度レベルにと
どまるようにすればよい、また、Ｄ／Ａ変換器の変換特
性上、第１３図に示すように最大輝度付近の傾斜を緩か
に設定してもよい。

第１４図は、時間データの入力説明図である。

図において、１１は４ビツトのバイナリカウンタであり
、入力端子にはタイムスロット遷移クロックφＴＴが加
えられ、出力端子はリフレッシュメモリ１のデータ入力
端子Ｉ１０．〜ｌ１０４に接続されている。これにより
、第１５図に示すように、タイムスロット遷移クロック
φＴＴが加えられる毎にタイムスロットが遷移するとと
もにカウンタ１１のカウント値が変化し、各時点におけ
るカウント値が各タイムスロットの時間データとして格
納されることになる。

第１６図は、表示輝度制御回路３の説明図である。重み
変換回路９にはタイムスロット遷移クロックφＴτに同
期した出力レベル遷移クロックφＬＴが加えられるとと
もにＳＡＭ８から４ビツトの波形データｄ、〜ｄコが加
えられ、所定の重みで変換された４ビツトの波形データ
ＬＯ〜Ｌ３が出力される０重み変換回路９は、第１７図
に示すように出力レベル遷移クロツク６Ｌ丁に応じて変
換特性を順次シフトさせる。このような変換特性のシフ
トは、第１８図に示すような無限に繰返す鋸波状波の変
換特性において、窓Ｗを順次移動させることと等価であ
る。

このような変換特性を１０進数について説明する。

入力データｘ７を０．１．２．・・・、１０，１１゜１
２、・・・よりなる整数とし、出力データｙＬをＯｌｌ
、２．・・・、９．０，１，２．・・・よりなる整数と
する。これらの関係は、 ｙ（＝　ｘ（ＨＯＤ　１０　　　　　　　　　　−（１
）で表すことができる。ある窓の位置における変換特性
をｆ、とすると、 Ｖｉ＝ｆ　　ノ　　（Ｘ　、　　） になる、ここで、ｊは窓の移動量を示すパラメータであ
り、Ｊ＝０．１，２．・・・、９よりなる整数である。

上式（０式は、Ｊ＝Ｏで窓が原点に位置する状態での変
換特性を表している。窓が原点からＸ軸方向に沿って１
つ右に進むとＪ＝１になって、’Ｊｉ　＝　［（ＸＬ−
＋　）　＋ｌＯ］　ＮＯＤ　１０になり、さらに１つ右
に進むとｊ＝２になって、３／Ｊ　＝　［（Ｘｉ−２）
　＋　１０１　ＭＯＤ　１０になり、ｊ＝ｊになると、 Ｖｉ　　＝　　［（Ｘｊ　　−ｊ　　）　　＋１０１　
　Ｎｏ口　１゜になる、従って、一般にＮ進数では、 ｙｉ　＝ｆｊ　　（Ｘｊ　） ＝　Ｌ　（ｘｔ−Ｊ）　十Ｎ］　ＮＯＯＮ　　　　＝（
２）あるいは、 ｙｉ　＝　（Ｘｊ　＋Ｎ　　ｊ　）　ＭＯＯＮ　　　　
　　　（３）で表すことができる。なお、ｊはＮを繰返
し周期とするから、 Ｊ＝０．１．２．・・・、Ｎ−１，０，１，・・・にな
る。

従って、出力レベル遷移クロツクφＬＴにより循環する
ｊの値に対して（３）式に示すような変換を施すことに
より、前述のような出力レベルの遷移が実現できる。

第１９図は、Ｎ＝１６の場合の処理回路の具体例図であ
る０図において、１２はＮ進カウンタであり、出力レベ
ル遷移クロックφＬＴをカウントして２の補数−ｊを加
算器１３の一方の入力端子に加える。このようなカウン
タ１２としてダウンカウンタを用いることにより、２の
補数が得られる。加算器１３の他方の入力端子には変換
すべき入力データＸ、が加えられ、加算器１３の出力は
加算器１４の一方の入力端子に加えられる。加算器１４
の他方の入力端子には常に“１”が加えられていて、こ
の加算器１４の出力は加算器１５の一方の入力端子に加
えられる。加算器１５の他方の入力端子には常に“Ｎ（
＝１６）”が加えられる。この加算器１５の下位４ビツ
トをとる（　Ｎ００１６）ことにより、Ｌ、〜Ｌ、の出
力データｙ、が得られる。ここで、Ｎ；１６はバイナリ
で１００００であり、この値を加算器１４から出力され
る中間値Ｘ、に加えても出力データｙｉに影響を及ぼさ
ない、従って、第１９図は第２０図に示すように簡単に
できる。このような回路における各データｘｊ　＋　、
１およびｙｔの対応関係の一部を第２１図に示す。

第２２図は前述第９図のリード・モディファイ・ライト
処理を一般化したフローチャートであり、第２３図およ
び第２４図はリード・モディファイ・ライト処理回路側
図である。

現在のタイムスロットの最低レベルを次のタイムスロッ
トの最低レベルに書換えることは、第８図の遷移図に従
えばキャリーに構わずにある値に１を加えた値に書換え
ることになる。ステップ■ではデータをリードする。ス
テップ■において、最低値を検出する。最低値の検出は
例えばコンパレータで行う。比鮫すべき値は遷移クロッ
クによりカウンタで更新される。ステップ■において、
リードデータに“１パを加算する。加算は例えば第２３
図に示すように加算器１６で実行する。カウンタで１だ
け増加させる方法も考えられるが、処理速度は加算器の
方が有利である。なお、第２４図に示すようにコンパレ
ータ１７に入力される比較値を予めアップカウンタ１８
で十１しておいてその値を書込みデータとしてもよい、
ステップ■において、加算結果をライトする。この書込
みは、ステップ■で最低値が検出された場合のみ有効と
する必要があり、例えばコンパレータの出力信号でライ
トパルスをマスクする。これらステップ■〜■の処理は
リード・モディファイ・ライトのサイクル中に実行され
る。

波形データの蓄積時間は遷移クロックの周期に応じて任
意の時間から無限大まで設定できるが、蓄積された波形
データはリセットしなければならない、波形データのリ
セットにあたっては、入力レベルと出力レベル（重み）
を初期化し、その初期値に対応した最低レベルにメモリ
の内容を一括書換する。この場合、処理に一定の時間を
要するので、その間は表示をマスクして不用意な表示の
乱れを防ぐようにする。

第２５図は、このような波形データのリセットの処理の
流れを示すフローチャートである０例えば、入力レベル
を“１５゛°とし、出力レベルを最大“１５”から最小
“０”とすると、すべてのデータを“０″に初期化する
。なお、メモリの一括書換にあたっては、ライト転送に
よる方法やライトシーケンスによる方法が考えられる。

前者の方法によれば高速処理が行えるものの回路構成が
複雑になる。これに対し、後者の方法によれば、処理時
間は多少長くなる（例えばサイクルタイムを３００ｎｓ
ｅｃとすると、２５６ドツト×５１２ドツトで約４０＋
ｍ５ｅｃ）ものの実用上支障を生じることはない。

なお、リフレッシュメモリの容量の大きさや輝度低減の
階調度は実施例に限るものではなく、用途に応じて適宜
増減すればよい。

また、タイムスロット遷移時における輝度データの書き
換えにあたっては、予め消滅データを設定しておいてタ
イムスロット遷移時にそのときのタイムスロットの最低
輝度レベルに相当する時間データを消滅データに書き換
えるようにしてもよい４例えば第２６図に示すように時
間データが３ビツトで８階調Ａ（明）〜Ｈ（消滅）を表
現できるように構成されていて、消滅データとしてＯが
設定されているとすると、タイムスロットＴＳ。

の場合には最低輝度レベルＧに対応した時間データ３を
Ｏに書き換えればよい。ここで、蓄積時間を短くしよう
とすると、前述の書き換えに要する時間（数１０ｎｓｅ
ｃ　）が無視できなくなる。輝度が８階調の場合には、
１タイムスロツトの書き換え時間をＴｗとすると、書き
換え時間として８ＸＴＷが必要になり、これよりも短い
蓄積時間は設定できない、そこで、このように短い蓄積
時間が必要な場合には階調数を減らせばよい、輝点の寿
命は短いので多くの階調数は不要であり、例えば４１ｖ
調にすると８階調の書き換え時間の半分の蓄積時間を設
定することができる。

また、本発明はＸ−Ｙ表示を行う装置にも適用できるも
のであり、リサージュ波形などの履歴表示が行える。

：工；；； （発明の効果） 以上説明したように、本発明によれば、比教的簡単な構
成で複数の表示波形相互間に時間の経過に関連した表示
輝度の階調性を持たせることによって表示波形から波形
相互間の時間の経過に伴う履歴関係が把握できる波形表
示装置が実現でき、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明における波形表示の基本動作説明図、第３図は本
発明で用いるメモリの説明図、第４図はメモリへの波形
データ格納動作説明図、第５図は輝度変化状態説明図、
第６図は輝度変化に関連した時間データの遷移説明図、
第７図は第１図の具体例を示す構成説明図、第８図は時
間データの遷移説明図、第９図はリード・モディファイ
・ライトの処理の流れを示すフローチャート、第１０図
は全体のタイムシーゲンスの説明図、第１１図はタイム
スロットの遷移近傍のタイムシーゲンスの説明図、第１
２図は重み変換におけるレベル関係の説明図、第１３図
はＤ／Ａ変換器の変換特性開国、第１４図は時間データ
の入力説明図、第１５図は第１４図のタイミングチャー
ト、第１６図は表示輝度制御回路の説明図、第１７図お
よび第１８図は重み変換の動作説明図、第１９図および
第２０図は重み変換回路の具体例図、第２１図は第２０
図のデータの変化説明図、第２２図はリード・モディフ
ァイ・ライトの一般的な処理の流れを示すフローチャー
ト、第２３図および第２４図はリード・モディファイ・
ライト処理回路側面、第２５図は波形データのリセット
の処理の流れを示すフローチャート、第２６図は時間デ
ータの他の遷移側面である。 １・・・リフレッシュメモリ、２・・・時間データ格納
回路、３・・・表示輝度制御回路、４・・・表示器（Ｃ
Ｒ’Ｔ’１５・・・表示制御回路。 代理人　　弁理士　　小　沢　信可） 第１図 第２図 →を 第３図 第４図 第　５　図 第６図 第８図 茅　９　図 第１２図 Ｆ、０最鳩喧 第１３図 第１４図 第１５図 第　１６図 第１７図 （ａｏ−ａ：＋）（００〜（コ３〕（ｃｌｏ〜ｄ３）第
２０図 第２１図 第２６図

Claims (1)

1. 【特許請求の範囲】 ２次元的に配列された複数の表示画素をリフレッシュメ
   モリから読み出される波形表示データに従って選択的に
   駆動することにより波形を表示する波形表示装置におい
   て、 前記リフレッシュメモリの各アドレスに波形表示データ
   として、それぞれの格納時点における時間に応じた重み
   を持つた任意の設定周期で循環する時間データを格納す
   る時間データ格納制御手段と、 前記リフレッシュメモリから読み出される時間データの
   重みを前記循環周期に同期して各データの蓄積時間の経
   過に応じた表示輝度値に変換し、前記各表示画素の表示
   輝度を漸次低下させる表示輝度制御手段、 を設けたことを特徴とする波形表示装置。