JPS5856877B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5856877B2 JPS5856877B2 JP54068644A JP6864479A JPS5856877B2 JP S5856877 B2 JPS5856877 B2 JP S5856877B2 JP 54068644 A JP54068644 A JP 54068644A JP 6864479 A JP6864479 A JP 6864479A JP S5856877 B2 JPS5856877 B2 JP S5856877B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- display element
- display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
この発明はオンかオフかの２つの状態を得る表示素子を
多数配列して表示面を構成した表示装置において、中間
階調を有する画像を表示するようにした表示装置に関す
るものである。
多数配列して表示面を構成した表示装置において、中間
階調を有する画像を表示するようにした表示装置に関す
るものである。
従来例えば競技場のスコアボードなどのような大画面の
表示装置あるいは平板型の表示装置として電球や発光ダ
イオードなどの表示素子をマトリクス状に配列したもの
が利用されている。
表示装置あるいは平板型の表示装置として電球や発光ダ
イオードなどの表示素子をマトリクス状に配列したもの
が利用されている。
これらの表示装置において、中間調を有する画像を表示
するには、各表示素子の画像の表示周期中での点灯時刻
をその素子で表示すべき画像信号の振巾により制御し、
表示周期の終りに該当素子を消灯するなどの方法により
、各表示素子の発光時間巾を画像信号の振巾に比例せし
める方式が用いられていた。
するには、各表示素子の画像の表示周期中での点灯時刻
をその素子で表示すべき画像信号の振巾により制御し、
表示周期の終りに該当素子を消灯するなどの方法により
、各表示素子の発光時間巾を画像信号の振巾に比例せし
める方式が用いられていた。
発光時間巾の制御による中間調表示方法は多くの特徴を
有するが、上記した従来の方式によれば、一つの表示素
子のオン・オフの判定およびその制御に使用可能な時間
ＴｃがＴ ｃ ＝ Ｔ ｐ ／Ｃ（ＣＭ−１）ＸＮ）（
ＴＦは表示周期、Ｍは中間調）階調レベル数、Ｎは全画
素数すなわち全表示素子数）となるため、階調レベル数
Ｍや画素数Ｎが大きくなったときＴｃが短かくなりすぎ
るために、階調レベル数Ｍや画素数Ｎを大きくすること
か困難であるという欠点をもっていた。
有するが、上記した従来の方式によれば、一つの表示素
子のオン・オフの判定およびその制御に使用可能な時間
ＴｃがＴ ｃ ＝ Ｔ ｐ ／Ｃ（ＣＭ−１）ＸＮ）（
ＴＦは表示周期、Ｍは中間調）階調レベル数、Ｎは全画
素数すなわち全表示素子数）となるため、階調レベル数
Ｍや画素数Ｎが大きくなったときＴｃが短かくなりすぎ
るために、階調レベル数Ｍや画素数Ｎを大きくすること
か困難であるという欠点をもっていた。
この発明は上記した従来の方式の欠点を除くためになさ
れたもので、後で詳述するように画像信号の振巾をＭ＝
ｍＸｎなるようにしたそれぞれｍレベルおよびｎレベル
を有する２段階のレベル分けにより表現し、第１のレベ
ル信号で表示素子の点灯時刻を、第２のレベル信号で消
灯時刻を制御することにより、発光時間巾を画像信号の
振巾に比例させつつ、各表示素子のオン・オフの判定な
らびに制御回数を減少せしめ、その結果容易に多階調の
中間調を表示できるようにしたものである。
れたもので、後で詳述するように画像信号の振巾をＭ＝
ｍＸｎなるようにしたそれぞれｍレベルおよびｎレベル
を有する２段階のレベル分けにより表現し、第１のレベ
ル信号で表示素子の点灯時刻を、第２のレベル信号で消
灯時刻を制御することにより、発光時間巾を画像信号の
振巾に比例させつつ、各表示素子のオン・オフの判定な
らびに制御回数を減少せしめ、その結果容易に多階調の
中間調を表示できるようにしたものである。
以下この発明を実施例により説明する。
第１図はこの発明の一実施例を示す構成図、第２図、第
３図、第４図および第５図はその動作の説明図である。
３図、第４図および第５図はその動作の説明図である。
第１図において、１は表示すべき画像信号の入力端子、
２はクロック源、３はレベル判別回路、４は書込アドレ
ス指定回路、５はメモリー、６は読出アドレス指定回路
である。
２はクロック源、３はレベル判別回路、４は書込アドレ
ス指定回路、５はメモリー、６は読出アドレス指定回路
である。
読出アドレス指定回路６は主走査回路６１、副走査回路
６２、第１および第２のバタン発生回路６３Ａおよび６
３Ｂ、および加算器６４で構成されている。
６２、第１および第２のバタン発生回路６３Ａおよび６
３Ｂ、および加算器６４で構成されている。
７はオン・オフ判定回路である。
８は表示板でオンかオフかの２状態のみをもち、かつ記
憶機能を有する表示素子８１をマｈ ＩＪクス状に多数
配列したものである。
憶機能を有する表示素子８１をマｈ ＩＪクス状に多数
配列したものである。
９および１０はそれぞれ表示板８の行および列選択回路
である。
である。
この実施例の動作は次のものである。
入力端子１に印加された画像信号はレベル判定回路３に
より、クロック源２の発生する書込クロック毎にサンプ
ルされ、次の２つのレベル信号ａ、ｂに変換される。
より、クロック源２の発生する書込クロック毎にサンプ
ルされ、次の２つのレベル信号ａ、ｂに変換される。
すなわち、画像信号の振巾をＶとするとき、その振巾範
囲を Ｍ＝ｍＸｎなるレベルに分割し、 ａ ｂ ａ＝ｏ、１，２．・・・、ｎ−１Ｖ−
−＋ ｒｒｒｎ ｍ ｂ＝ｏ、１，２．−、ｍ−１なる
第１および第２のレベル信号ａおよびｂに変換する。
囲を Ｍ＝ｍＸｎなるレベルに分割し、 ａ ｂ ａ＝ｏ、１，２．・・・、ｎ−１Ｖ−
−＋ ｒｒｒｎ ｍ ｂ＝ｏ、１，２．−、ｍ−１なる
第１および第２のレベル信号ａおよびｂに変換する。
この変換の模様はｍ＝４．Ｈ＝４なる１６レベルの場合
について例示すると第２図のようになる。
について例示すると第２図のようになる。
たとえば振巾が９／１６の信号はａ＝１．ｂ＝２に変換
される。
される。
この２つのレベル信号ａ、ｂは画像信号の走査に同期し
た書込アドレス指定回路４により、順次メモリー５に書
込まれる。
た書込アドレス指定回路４により、順次メモリー５に書
込まれる。
次に読出と表示動作を説明する。
読出アドレス指定回路６は、各時刻において、表示板８
中の表示素子８１と、これに対応したメモリー５中の画
素のアドレスを指定するもので、表示周期ＴＦを周期と
して全画素（画素数をＮとする）について第３図に示し
たようなＳＡ３．ＳＡ２．ＳＡ１．ＳＢｏ。
中の表示素子８１と、これに対応したメモリー５中の画
素のアドレスを指定するもので、表示周期ＴＦを周期と
して全画素（画素数をＮとする）について第３図に示し
たようなＳＡ３．ＳＡ２．ＳＡ１．ＳＢｏ。
ＳＢ１．ＳＢ２なる６ （−ｍ−１−ｎ −２である）
重の走査をおこなうよう構成されている。
重の走査をおこなうよう構成されている。
その具体的構成例は後述する。
ここで各走査の間隔は図示の如＜Ｔｕ＝Ｔｐ／（ｍＸｎ
−１）−Ｔｐ／ １５、およびｎＴｕ＝４Ｔｐ／１．５
に選ばれている。
−１）−Ｔｐ／ １５、およびｎＴｕ＝４Ｔｐ／１．５
に選ばれている。
またそのアドレスがＡである一つの画素に注目すると、
この画素はＴ Ａａ ＋ Ｔ Ａ２ 、ＴＡｌ ＋ Ｔ
ＢＯ＋ Ｔ Ｂｌ ＋およびＴＢ２の６回指定される
。
この画素はＴ Ａａ ＋ Ｔ Ａ２ 、ＴＡｌ ＋ Ｔ
ＢＯ＋ Ｔ Ｂｌ ＋およびＴＢ２の６回指定される
。
最初の走査すなわちＴＡ３においてはメモリー５から第
１のレベル信号ａを読出し、これをオン・オフ判定回路
７によりＴＡ３に対する基準レベルと比較してａ＝３で
あればオンン信号を発生する。
１のレベル信号ａを読出し、これをオン・オフ判定回路
７によりＴＡ３に対する基準レベルと比較してａ＝３で
あればオンン信号を発生する。
同様にしてＴＡ２゜ＴＡｌ、およびＴＢｏにおいては、
その都度メモリー５から読出されるレベル信号ａについ
てそれぞれａ＝２．ａ＝１、およびａ ＝ Ｏであると
きにそれぞれオン信号を発生する。
その都度メモリー５から読出されるレベル信号ａについ
てそれぞれａ＝２．ａ＝１、およびａ ＝ Ｏであると
きにそれぞれオン信号を発生する。
行選択回路９および列選択回路１０は上記ＴＡ３．ＴＡ
２．ＴＡ、。
２．ＴＡ、。
ＴＢｏの各時刻において読出アドレス指定回路６からの
読出アドレス信号により表示板８の行と列とを選択し、
その交点として読出アドレス対応する表示素子８１を選
択し、それぞれの時刻における上記オン信号を印加する
。
読出アドレス信号により表示板８の行と列とを選択し、
その交点として読出アドレス対応する表示素子８１を選
択し、それぞれの時刻における上記オン信号を印加する
。
表示素子８１は記憶機能を有するため、次にオフ信号が
印加されるまでオン状態を保持する。
印加されるまでオン状態を保持する。
次にＴＢｏにおいてメモリー５から第２のレベル信号を
読出し、これをオン・オフ判定回路７によりＴＢｏに対
する基準レベルと比較してｂ＝。
読出し、これをオン・オフ判定回路７によりＴＢｏに対
する基準レベルと比較してｂ＝。
であればオフ信号を発生する。
（なおＴＢｏにおいてはａ＝Ｏとｂ＝ｏとの２つの判定
を同時におこなうことになるがｂ＝ｏの判定を優先する
）。
を同時におこなうことになるがｂ＝ｏの判定を優先する
）。
同様に、ＴＢｌ、ＴＢ２．ＴＡ３においては、その都度
メモリー５から読出されるレベル信号すについてそれぞ
れｂ＝１ 、ｂ＝２ 、ｂ＝３であるときにそれぞれオ
フ信号を発生する。
メモリー５から読出されるレベル信号すについてそれぞ
れｂ＝１ 、ｂ＝２ 、ｂ＝３であるときにそれぞれオ
フ信号を発生する。
このオフ信号は前記のオン信号と同様にして行および列
選択回路９および１０で選択されている注目表示素子８
１に印加され、オン状態を停止する。
選択回路９および１０で選択されている注目表示素子８
１に印加され、オン状態を停止する。
（なお、ＴＢ３においではａ＝３とｂ＝３との２つの判
定を同時におこなうことになるがａ＝３の判定を優先す
る）このようにすると、注目している表示素子がオンと
なっている時間巾は画像信号の振巾に応じて第４図に示
したようになる。
定を同時におこなうことになるがａ＝３の判定を優先す
る）このようにすると、注目している表示素子がオンと
なっている時間巾は画像信号の振巾に応じて第４図に示
したようになる。
表示素子の輝度は表示周期中のオン時間巾に比例するか
ら、注目している表示素子は画像信号の振巾に応じて１
６（−ｍＸｎ）通りの階調をもつことになる。
ら、注目している表示素子は画像信号の振巾に応じて１
６（−ｍＸｎ）通りの階調をもつことになる。
読出アドレス指定回路６は全画面を順次走査しているか
ら、各表示素子毎に上記動作がおこなわれ、中間調を有
する画像が表示される。
ら、各表示素子毎に上記動作がおこなわれ、中間調を有
する画像が表示される。
次に読出アドレス指定回路６の具体的構成例について説
明する。
明する。
第１図に示した実施例において、主走査回路６１はＮ進
のカウンタ（Ｎは全画素数）で構成されており、クロッ
ク源２からの主読出クロック（同期Ｔ。
のカウンタ（Ｎは全画素数）で構成されており、クロッ
ク源２からの主読出クロック（同期Ｔ。
−ＴＦ／Ｎ）でアドレスを順次走査する。
また副走査回路６２は（ｍ ＋ ｎ −２）進のカウン
ターで構成されており、クロック源２からの副クロック
（周期τ。
ターで構成されており、クロック源２からの副クロック
（周期τ。
−Ｔ。／ （ｍ ＋ ｎ −２））で動作する。
第１のバタン発生回路６３Ａは副走査回路６２で制御さ
れ、主読出クロック時刻Ｔ。
れ、主読出クロック時刻Ｔ。
を基準として副クロックτ。
毎にオン・オフ判定回路７に対する基準レベル信号を発
生する。
生する。
この基準レベル信号は前記したオン・オフ判定回路７の
動作から、ｍ＝４ 、ｎ＝４の場合には第１のレベル信
号ａに対して３，２，１，０．Ｘ、Ｘ；また第２のレベ
ル信号に対して３．Ｘ、Ｘ、０，１゜２なる数値列をと
れはよいことは明らかである。
動作から、ｍ＝４ 、ｎ＝４の場合には第１のレベル信
号ａに対して３，２，１，０．Ｘ、Ｘ；また第２のレベ
ル信号に対して３．Ｘ、Ｘ、０，１゜２なる数値列をと
れはよいことは明らかである。
ここではＸはどのような値でもよい。
また第２のバタン発生回路６３Ｂは同じく副走査回路６
２で制御され、Ｔｏを基準にしてτ。
２で制御され、Ｔｏを基準にしてτ。
毎にアドレス変更信号を繰返し発生する。
このアドレス変更信号はｍ＝４．ｎ＝４の場合には、ｏ
、Ｎｕ ＋ ２Ｎｕ ＋３Ｎｕ 、７Ｎｕ 、１１Ｎ
ｕなる数値列である。
、Ｎｕ ＋ ２Ｎｕ ＋３Ｎｕ 、７Ｎｕ 、１１Ｎ
ｕなる数値列である。
ここでＮｕは中間調表示の階調数からきまるオン時間巾
の単位Ｔｕ＝Ｔｐ／（ｍＸｎ−１）に対応したアドレス
数で、Ｎｕ＝Ｎ／（ｍＸｎ−１）なる値をもつ。
の単位Ｔｕ＝Ｔｐ／（ｍＸｎ−１）に対応したアドレス
数で、Ｎｕ＝Ｎ／（ｍＸｎ−１）なる値をもつ。
加算器６４は主走査回路６１によるアドレス信号から上
記第２のバタン発生器６３Ｂによるアドレス変更信号を
減算してアドレス指定信号を発生するものである。
記第２のバタン発生器６３Ｂによるアドレス変更信号を
減算してアドレス指定信号を発生するものである。
したがって、アドレス指定信号、すなわちアドレス指定
回路６の出力信号、は主読出クロックの発生時刻Ｔ。
回路６の出力信号、は主読出クロックの発生時刻Ｔ。
を基準にして副ブ爾ツクτ。
毎にＡ 、 Ａ−Ｎ ｕ 、 Ａ−２Ｎ ｕ 、Ａ−３
Ｎｕ 。Ａ−７Ｎｕ 、Ａ−１１Ｎｕのようになる。
Ｎｕ 。Ａ−７Ｎｕ 、Ａ−１１Ｎｕのようになる。
またＴｏにおけるアドレス指定信号は主走査回路６１に
よりＡ、Ａ＋１．、Ａ＋２ 、・・・・・・のように進
行する。
よりＡ、Ａ＋１．、Ａ＋２ 、・・・・・・のように進
行する。
このＴ。によるアドレスの走査を第３図における最初の
走査ＳＡ３に対応させる。
走査ＳＡ３に対応させる。
このようにすると、アドレスはτ。
毎に第５図に示したように走査されることになる。
図から明らかなように、あるアドレスＡに注目するとＴ
。
。
＋て。における走査にまりＴＡ３からちょうどＴｕ＝Ｎ
ｕＴ□＝Ｔｐ／ （ｍ−ｎ−１）だけ遅れて指定される
ことになる。
ｕＴ□＝Ｔｐ／ （ｍ−ｎ−１）だけ遅れて指定される
ことになる。
これはＴＡ２に他ならない。他のτ。毎の走査について
も同様である。
も同様である。
したがってＴ。−＋ＳＡ３゜Ｔｏ＋τ。
→ＳＡ２．Ｔｏ＋２τ。→ＳＡ１．Ｔｏ＋３τｏ→Ｓ
Ｂ、） 、 Ｔ□＋ ４ ｒ６→ＳＢ１．Ｔｏ＋５τ。
Ｂ、） 、 Ｔ□＋ ４ ｒ６→ＳＢ１．Ｔｏ＋５τ。
→ＳＢ２のように対応させることにより、前記した各画
素のレベル信号のメモリーからの読出、オン・オフ判定
、表示素子の選択とオン・オフの各動作ならびに全画素
の走査動作がおこなわれ、ｍ ｘ ｎ階調の中間調を有
する画像が表示できることになる。
素のレベル信号のメモリーからの読出、オン・オフ判定
、表示素子の選択とオン・オフの各動作ならびに全画素
の走査動作がおこなわれ、ｍ ｘ ｎ階調の中間調を有
する画像が表示できることになる。
以上の説明においては最大振巾をもつ画像信号に対する
オン時間巾が表示周期にひとしくなるように選んだ場合
について説明したが、この最大振巾に対応するオン時間
巾を制御することにより画面全体の輝度調整をおこなう
ことができる。
オン時間巾が表示周期にひとしくなるように選んだ場合
について説明したが、この最大振巾に対応するオン時間
巾を制御することにより画面全体の輝度調整をおこなう
ことができる。
すなわち、第１図における第２のバタン発生回路６３Ｔ
３が発生するアドレス変更信号のＮｕをＮ ｕ ＝ Ｎ
／（ｍｘｎ−１）とは異る値Ｎｕ′〈Ｎｕに変更する
。
３が発生するアドレス変更信号のＮｕをＮ ｕ ＝ Ｎ
／（ｍｘｎ−１）とは異る値Ｎｕ′〈Ｎｕに変更する
。
このようにすると、各画素に対するＴ。
＋τ。における走査ＳＡ２は、Ｔｏにおける走査ＳＡ３
からＴｕ′−Ｎｕ′Ｔｏだけ遅れていることになる。
からＴｕ′−Ｎｕ′Ｔｏだけ遅れていることになる。
ＳＡ１゜ＳＢｏ、・・・・・・についても同様である。
前記の説明からも明らかなようにＴ ｕ’／ Ｔ ｐが
中間調の階調の単位レベルを与えているからＴｕ′すな
わちＮｕ’を変化させることにより画面全体の輝度調節
をおこなうことができる。
中間調の階調の単位レベルを与えているからＴｕ′すな
わちＮｕ’を変化させることにより画面全体の輝度調節
をおこなうことができる。
なお、この場合においてもメモリーの読出はτ。
毎におこなえばよく、これはＮｕ’の値によらず一定に
できる。
できる。
ただし、ＮＨ４〈Ｎ ｕ ＝ Ｎ ／ Ｔ Ｆなるよう
にすると、ＴＢ３は次のＴＡ３に一致しなくなるから、
副走査回路６２はｍ ＋ ｎ−１進とする必要がある。
にすると、ＴＢ３は次のＴＡ３に一致しなくなるから、
副走査回路６２はｍ ＋ ｎ−１進とする必要がある。
また以上の説明においては、簡単のため画像信号を二つ
のレベル信号に変換した後これをメモリ−に記憶させる
構成について説明したが、画像信号をたとえば２進符号
に変換したものをメモリーに記憶し、これをメモリーか
ら読出したときに下位ビット群を第１のレベル信号ａに
、上位ビット群を第２のレベル信号すに対応させてオン
・オフ判定をおこなうようにしてもよい。
のレベル信号に変換した後これをメモリ−に記憶させる
構成について説明したが、画像信号をたとえば２進符号
に変換したものをメモリーに記憶し、これをメモリーか
ら読出したときに下位ビット群を第１のレベル信号ａに
、上位ビット群を第２のレベル信号すに対応させてオン
・オフ判定をおこなうようにしてもよい。
またメモリーからの読出後に所要の信号処理をおこなっ
て後オン・オフ判定をおこなうような構成にしてもよい
。
て後オン・オフ判定をおこなうような構成にしてもよい
。
また、ａとｂとの表示順序を逆にしても同等の効果が得
られることは明らかである。
られることは明らかである。
更に、表示素子の選択を画素毎におこなうものとして説
明したが、通常知られているように表示素子を行単位で
選択するような構成をとることもできる。
明したが、通常知られているように表示素子を行単位で
選択するような構成をとることもできる。
この場合には前記ＴｕあるいはＴｕ’を行走査周期を単
位として決めれば構成が単純化される。
位として決めれば構成が単純化される。
以上詳述したように、ｍｘｎ階調の中間調表示をおこな
うに際し、従来方式においては（ｍ Ｘ ｎ−１）回の
オン・オフ判定が必要であったのに対し、この発明によ
れば（ｍ＋ｎ −２）回の判定でよく、表示周期を一定
とした場合判定−回当りの時間Ｔｃを長くとれるのでよ
り安定な動作が実現でき、またＴｃを一定とすると階調
数を多くとることができるという実用上の大きい利点が
得られる。
うに際し、従来方式においては（ｍ Ｘ ｎ−１）回の
オン・オフ判定が必要であったのに対し、この発明によ
れば（ｍ＋ｎ −２）回の判定でよく、表示周期を一定
とした場合判定−回当りの時間Ｔｃを長くとれるのでよ
り安定な動作が実現でき、またＴｃを一定とすると階調
数を多くとることができるという実用上の大きい利点が
得られる。
また、画面全体の輝度調節をおこなうに際し、従来は各
表示素子のオン状態における輝度をたとえば電源電圧を
変化させるなどの方法により共通に制御しているが、こ
れらの方式では各表示素子毎の特性のバラツキの影響を
受は易いに反し、この発明のようにオン・オフを制御す
る単位時間巾を変更するようにすれば各表示素子のオン
状態における輝度を一定に保ちつつ輝度調整をおこなう
ことができるので特性のバラツキの影響はほとんど受け
ず、簡易な方式で特性のよい輝度調整をおこなえるとい
う大きい利点が得られる。
表示素子のオン状態における輝度をたとえば電源電圧を
変化させるなどの方法により共通に制御しているが、こ
れらの方式では各表示素子毎の特性のバラツキの影響を
受は易いに反し、この発明のようにオン・オフを制御す
る単位時間巾を変更するようにすれば各表示素子のオン
状態における輝度を一定に保ちつつ輝度調整をおこなう
ことができるので特性のバラツキの影響はほとんど受け
ず、簡易な方式で特性のよい輝度調整をおこなえるとい
う大きい利点が得られる。
第１図はこの発明の一実施例を示す構成図、第２図、第
３図、第４図、第５図はそれぞれ第１図に示したものの
動作の説明図で、第２図は画像信号の振巾をレベル信号
に変換する態様を示す図、第３図は走査動作を説明する
図、第４図はオン・オフの関係を示すタイミングチャー
ト、第５図は第３図の走査に対応した主読出しクロック
周期毎の走査を示すタイミングチャートである。 図において、１は画像信号の入力端子、２はクロック源
、３はレベル判別回路、４は書込アドレス指定回路、５
はメモリー、６は読出アドレス指定回路、１はオン・オ
フ判定回路、８は表示板、９は行選択回路、１０は列選
択回路である。 また６１は主走査回路、６２は副走査回路、６３Ａおよ
び６３ｂはそれぞれ第１および第２のバタン発生回路、
６４は加算器、８１は表示素子である。 尚、図中同一符号は同−域いは相当部分を示す。
３図、第４図、第５図はそれぞれ第１図に示したものの
動作の説明図で、第２図は画像信号の振巾をレベル信号
に変換する態様を示す図、第３図は走査動作を説明する
図、第４図はオン・オフの関係を示すタイミングチャー
ト、第５図は第３図の走査に対応した主読出しクロック
周期毎の走査を示すタイミングチャートである。 図において、１は画像信号の入力端子、２はクロック源
、３はレベル判別回路、４は書込アドレス指定回路、５
はメモリー、６は読出アドレス指定回路、１はオン・オ
フ判定回路、８は表示板、９は行選択回路、１０は列選
択回路である。 また６１は主走査回路、６２は副走査回路、６３Ａおよ
び６３ｂはそれぞれ第１および第２のバタン発生回路、
６４は加算器、８１は表示素子である。 尚、図中同一符号は同−域いは相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 記憶機能を有する表示素子をマｌ−ＩＪクス状に配
列した表示板と、画像信号を、その振巾を■として、振
巾可変域をｍＸｎレベルに分割して■−ａ／ｍ−ｎ＋ｂ
／ｍなる第１および第２のレベル信号ａおよびｂに変換
するようにしたレベル判別部分と、前記第１および第２
のレベル信号を記憶する記憶部分と、上記記憶部分から
前記変換の係数１／ｍ−ｎおよび１７ ｍに比例する時
間間隔を有する所定時刻毎に読出すべき第１および第２
のレベル信号のアドレスならびにこれに対応してオン・
オフすべき表示素子を選択するためのアドレス指定回路
と、前記所定時刻毎に読出される第１および第２のレベ
ル信号をそれぞれの時刻に対応ずけられたレベルと比較
して対応する表示素子をそれぞれの時刻においてオンあ
るいはオフすべきか否かを判定する判定回路とを有し、
第１のレベル信号（もしくは第２のレベル信号）に対す
る判定結果により該当表示素子をオンし、残りのレベル
信号に対する判定結果（ζより該当表示素子をオフする
ことにより中間調を有する画像を表示するようにしたこ
とを特徴とする表示装置。 ２ 記憶部分には画像信号もしくは画像信号を２進符号
化したものを記憶するようにしたことを特徴とする特許
請求の範囲第１項記載の表示装置。 ３ オンおよびオフの判定の時間間隔を変換の係数との
比例関係を保ちつつ変更することにより画面全体の輝度
を調節するようにしたことを特徴とする特許請求の範囲
第１項又は第２項記載の表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54068644A JPS5856877B2 (ja) | 1979-05-29 | 1979-05-29 | 表示装置 |
| AU58606/80A AU539087B2 (en) | 1979-05-29 | 1980-05-21 | Large scale display |
| GB8017226A GB2053548B (en) | 1979-05-29 | 1980-05-27 | Display device |
| US06/154,176 US4383256A (en) | 1979-05-29 | 1980-05-28 | Display device |
| HK459/83A HK45983A (en) | 1979-05-29 | 1983-10-20 | Display device |
| MY277/85A MY8500277A (en) | 1979-05-29 | 1985-12-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54068644A JPS5856877B2 (ja) | 1979-05-29 | 1979-05-29 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157793A JPS55157793A (en) | 1980-12-08 |
| JPS5856877B2 true JPS5856877B2 (ja) | 1983-12-16 |
Family
ID=13379623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54068644A Expired JPS5856877B2 (ja) | 1979-05-29 | 1979-05-29 | 表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4383256A (ja) |
| JP (1) | JPS5856877B2 (ja) |
| AU (1) | AU539087B2 (ja) |
| GB (1) | GB2053548B (ja) |
| HK (1) | HK45983A (ja) |
| MY (1) | MY8500277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0473985U (ja) * | 1990-11-08 | 1992-06-29 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516118A (en) * | 1982-08-30 | 1985-05-07 | Sperry Corporation | Pulse width modulation conversion circuit for controlling a color display monitor |
| JPS59208588A (ja) * | 1983-05-12 | 1984-11-26 | 東芝ライテック株式会社 | 表示装置 |
| JPS6169036A (ja) * | 1984-08-18 | 1986-04-09 | Canon Inc | 表示装置 |
| US4709995A (en) * | 1984-08-18 | 1987-12-01 | Canon Kabushiki Kaisha | Ferroelectric display panel and driving method therefor to achieve gray scale |
| KR910001848B1 (ko) * | 1986-02-06 | 1991-03-28 | 세이꼬 엡슨 가부시끼가이샤 | 화상 표시 장치 |
| JPS6334593A (ja) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | 多階調表示方法 |
| US5416496A (en) * | 1989-08-22 | 1995-05-16 | Wood; Lawson A. | Ferroelectric liquid crystal display apparatus and method |
| JP2625220B2 (ja) * | 1989-10-25 | 1997-07-02 | 富士通株式会社 | 画像表示装置 |
| JP2941987B2 (ja) * | 1990-04-09 | 1999-08-30 | キヤノン株式会社 | 液晶表示装置およびその駆動方法 |
| TW294807B (ja) * | 1993-10-08 | 1997-01-01 | Toshiba Co Ltd | |
| CA2185592A1 (en) * | 1995-09-20 | 1997-03-21 | Masaji Ishigaki | Tone display method of tv image signal and apparatus therefor |
| JP2004007241A (ja) * | 2002-05-31 | 2004-01-08 | Fujitsu Ltd | 画像読取装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906290A (en) * | 1973-01-16 | 1975-09-16 | Mitsubishi Electric Corp | Display apparatus |
| US4100579A (en) * | 1974-09-24 | 1978-07-11 | Hughes Aircraft Company | AC Operated flat panel liquid crystal display |
| US4006298A (en) * | 1975-05-20 | 1977-02-01 | Gte Laboratories Incorporated | Bistable matrix television display system |
| HU177273B (en) * | 1976-06-29 | 1981-08-28 | Villamos Berendezes Es Keszule | Circuit arrangement for representing picture of delicate gradation on display boards consisting of individual sources of light in matrix arrangement |
-
1979
- 1979-05-29 JP JP54068644A patent/JPS5856877B2/ja not_active Expired
-
1980
- 1980-05-21 AU AU58606/80A patent/AU539087B2/en not_active Ceased
- 1980-05-27 GB GB8017226A patent/GB2053548B/en not_active Expired
- 1980-05-28 US US06/154,176 patent/US4383256A/en not_active Expired - Lifetime
-
1983
- 1983-10-20 HK HK459/83A patent/HK45983A/xx unknown
-
1985
- 1985-12-30 MY MY277/85A patent/MY8500277A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0473985U (ja) * | 1990-11-08 | 1992-06-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| MY8500277A (en) | 1985-12-31 |
| AU5860680A (en) | 1980-12-04 |
| GB2053548A (en) | 1981-02-04 |
| GB2053548B (en) | 1983-01-26 |
| US4383256A (en) | 1983-05-10 |
| AU539087B2 (en) | 1984-09-13 |
| HK45983A (en) | 1983-10-28 |
| JPS55157793A (en) | 1980-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4006298A (en) | Bistable matrix television display system | |
| US4074319A (en) | Light emitting diode array imaging system - parallel approach | |
| US5091773A (en) | Process and device for image display with automatic defect correction by feedback | |
| US4126814A (en) | Electron gun control system | |
| RU2172018C2 (ru) | Устройство преобразования данных | |
| US4210934A (en) | Video display apparatus having a flat X-Y matrix display panel | |
| US4769713A (en) | Method and apparatus for multi-gradation display | |
| US4307393A (en) | Trend graph display system | |
| CA1186079A (en) | Digital scan converter with randomized decay function | |
| US4383256A (en) | Display device | |
| JPS5930229B2 (ja) | 輝度制御装置 | |
| KR950016387A (ko) | 영상 디스플레이의 명료한 동적 범위를 증가시키기 위한 기술 | |
| US5440676A (en) | Raster scan waveform display rasterizer with pixel intensity gradation | |
| KR20020057800A (ko) | 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치 | |
| EP0319291B1 (en) | Display device | |
| EP0202426A2 (en) | Raster scan digital display system | |
| US4044345A (en) | Method for addressing X-Y matrix display cells | |
| JPH0216596A (ja) | 液晶ディスプレイ装置 | |
| US3975584A (en) | Dither threshold generators | |
| JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
| JPH0638083B2 (ja) | 波形表示装置 | |
| JPS6151829B2 (ja) | ||
| JPH02709B2 (ja) | ||
| US5291185A (en) | Image display device | |
| JPH08137427A (ja) | カラーフラットパネルを使用した表示装置の映像出力回路 |