JPH01319326A - タイマ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はインターバルタイマのりロードレジスタをタ
イマカウンタの一部として用いるタイマ回路に関するも
のである。

〔従来の技術〕

第５図は従来のインターバルタイマの簡略回路のブロッ
ク図で、図において、（υはタイマカウンタ、（２）は
りロードレジスタ、（３１はデータバス、（４１はデー
タバス（３）からのデータをリロードレジスタ（２１に
伝送する為の信号線、（５）はりロードレジスタ（２）
からのデータをタイマカウンタ（１）に伝送する為の信
号線、（６１はタイマカウンタ（１］及びリロードレジ
スタ（２）にデータバス（３１からのデータを書き込む
為の制御信号（以下タイマカウンタ・リロードレジスタ
ライト信号と呼ぶ）、（７１はタイマカウンタ（１］が
オーバフロー（或いはアンダーフロー）した際に出力さ
れる信号Ｃ以下、説明はダウンカウンタとし、出力され
る信号はアンダーフロー信号と呼ぶ）、（Ｓ＋はタイマ
カウンタ・リロードレジスタライト信号（ｆｉｌがアク
ティブになった時、データバス（３１のデータをリロー
ドレジスタ（２）に伝送する為のスイッチ、（９）はタ
イマカウンタ・リロードレジスタライト信号（６１或い
はアンダーフロー信号（１）がアクティブになった時、
リロードレジスタ（２）のデータをタイマカウンタ（１
）へ伝送する為のスイッチ、αＧはタイマカウンタ（Ｉ
Ｊのデータをデータバス（３）へ伝送する為の信号線、
α１はタイマカウンタ（１）のデータをデータバス（３
１へ伝送する為の制御信号（以下タイマカウンタリード
信号と呼ぶ）、０はタイマカウンタリード信号叩がアク
ティブになった時、タイマカウンタ（１）のデータをデ
ータバス（３）へ伝送する為のスイッチ、（Ｌ９はカウ
ントソースである。

第６図は従来のインターバルタイマの回路図の一例であ
る。ただし、説明を簡単にする為、８ビツト構成のイン
ターバルタイマとする。第６図中でα４はインバータ、
（至）はトランスミッションゲート、σ・はｎチャネル
ＭＯ８）ランジスタ、卯はグランドを示している。また
、側の点線内はタイマカウンタ（１］の０ビツト目、α
すの点線内はタイマカウンタ（１）の１ビツト目、■の
点線内はタイマカウンタ（１）の２ビツト目、ａｎの点
線内はりロードレジスタ（２）のθビット目、＠の点線
内はりロードレジスタ（２１の１ビツト目、βの点線内
はりロードレジスタ（２）の２ビツト目、（財）の信号
名ＤＢＯはデータバス（３１の０ビツト目、（至）の信
号名ＤＢ１はデータバス（３１の１ビツト目、（至）の
信号名ＤＢ２はデータバス（３）の２ビツト目、勿は第
５図のスイッチ（９）の０ビツト目に対応するｎチャネ
ルＭＯ８）ランジスタで構成されたスイッチ、（７）は
スイッチ（９）の１ビツト目に対応するｎチャネルＭＯ
８）ランジスタで構成されたスイッチ、四はスイッチ（
９）の２ビツト目に対応するｎチャネルＭＯＳトランジ
スタで構成されたスイッチ、（７）は第５図のスイッチ
（８）の０ビツト目に対応するＣ−ＭＯＳ）ランスミッ
ションゲートで構成されたスイッチ、（２）は同じ（ス
イッチ（８）の１ビツト目に対応するＣ−ＭＯＳ　）ラ
ンスミッションゲートで構成されたスイッチ、（２）は
同じくスイッチ（８）の２ビツト目に対応するＣ−ＭＯ
Ｓ）ランスミッションゲートで構成されたスイッチ、（
至）の信号名ＴＯはタイマカウンタ（υの０ビツト目の
出力で、信号名Ｔ。

はＴｏの反転値、（至）の信号名Ｔ１はタイマカウンタ
（１）の１ビツト目の出力で、信号名ＴＩはＴ１の反転
値、（至）の信号名Ｔ２はタイマカウンタ（１）の２ビ
ツト目の出力で、信号名１はＴ２の反転値、（７）の信
号名ＴＲはタイマカウンタリード信号α旧こ対応する信
号で、１はＴＲの反転値、（ロ）の信号名ＵＦはアンダ
ーフロー信号（７）に対応する信号、（至）の信号名ｎ
■はタイマカウンタ・リロードレジスタライト信号（６
）に対応する信号で、ＴＲＷＲはＴＲＷＲの反転値、（
至）の信号名ＣＬＫはカウントソース（１８に対応する
信号で、可ＩはＣＬＫの反転値、媚は４人力の論理積を
出力する論理積ゲート（以下４人力戊ゲートと呼ぶ）、
−は２人力の論理積を出力する論理積ゲート（以下２人
力瓜ゲートと呼ぶ）、（６）の信号名ａは４人力針のゲ
ート船の出力、輪の信号名ＲＯはリロードレジスタ（２
）のθビット目の値、−の信号名Ｒ１はリロードレジス
タ（２）の１ビツト目の値、咽の信号名Ｒ２はリロード
レジスタ（２）の２ビツト目の値である。

第７図は第６図の回路図の入出力波形図である。

−はカウントソースである信号名ＣＬＫｇａの入力波形
、初は信号名ＴＯの出力波形、−は信号名Ｔ１の出力波
形、−は信号名Ｔ２の出力波形、句は信号名島の出力波
形、口は信号名ＵＦの出力波形、關は信号名ＲＯの出力
波形、−は信号名Ｒ１の出力波形、−は信号名Ｒ２の出
力波形である。なお、第７図中、説明の都合上、ＣＬＫ
翰のクロック周期ごとに、■〜■の期間をつけである。

次に動作について説明する。以下、−例としてダウンカ
ウンタの場合について取り上げる。

タイマカウンタ（１）のデータはカウントソース（１６
よりパルスが入力されるごとにダウンカウンタしていき
、タイマカウンタ（υのデータが０になった時（以下ア
ンダーフローと呼ぶ）、アンダーフロー信号（７）がア
クティブになり、スイッチ（９）をオンさせ、リロード
レジスタ（２）のデータをタイマカウンタ（１］にロー
ドする。タイマカウンタ（１］はこのリロードレジスタ
（２）よりロードされたデータから再びダウンカウント
していき、再び０になった時、前述と同じ動作を繰り返
し、リロードレジスタ（２）に入っているデータ分の周
期でアンダーフロー信号（１）を発生させる。

以上がインターバルタイマの動作であるが、次に、アン
ダーフローからアンダーフローの期間（以後インターバ
ル値と呼ぶ）を変更する場合は、タイマカウンタ・リロ
ードレジスタライト信号（６）をアクティブにして、ス
イッチ（８）をオンにすることにより、データバス（３
）上のデータをリロードレジスタ（２）に取り込むこと
により実現できる。また、現時点でのタイマカウンタ（
υのデータを変更する場合も、やはりタイマカウンタ・
リロードレジスタライト信号（６）をアクティブにして
、スイッチ（８）及び（９）をオンにして、データバス
（３１Ｊ：、のデータを、リロードレジスタ（２）を経
由して、タイマカウンタ（υに取り込む。

次に、タイマカウンタ（１］上のデータをデータバス（
３藤上に伝送する場合（以下タイマカウンタリードと呼
ぶ）、タイマカウンタリード信号回をアクティブにして
、スイッチ口をオンし、タイマカウンタ（１）のデータ
をデータバス（３）に伝送する。

次に、第６図の８ビツト構成のインターバルタイマの一
例について説明する。カウントソースＣＬＫ（至）が入
力されるごとに、タイマカウンタの値ＴＯＣ（３、Ｔ１
０４．　Ｔ２（ｌｅの出力はダウンカウントされていき
、■のタイミングでタイマカウンタの値Ｔｏ■。

ＴｌＯ２，Ｔ２（至）が全てＯになった時かっ、ＣＬＫ
−が＠Ｌ”レベルになった時、信号ａは■の後半でＨ”
レベルになる。信号１はカウントソースＣＬＫＯ１の半
周期分遅延され、アンダーフロー信号ＵＰ（２）が■の
前半のタイミングで波形闘のように発生する。

このタイミングでリロードレジスタの０ビツト目の値Ｒ
Ｏ（財）がタイマカウンタの０ビツト目（ト）に、リロ
ードレジスタの１ビツト目の値Ｒ１＠４がタイマカウン
タの１ビツト目四に、リロードレジスタの２ビツト目の
値Ｒ２−がタイマカウンタの２ビツト目■にそれぞれロ
ードされる。なお、この例ではあらかじめリロードレジ
スタのＯビット目ＲＯ（４に０、リロードレジスタの１
ビツト目Ｒ１＠４にＯ，リロードレジスタの２ビット目
Ｒ２−に１が入っていたものとし、よって、ＴＯ波形（
ロ）が０に、Ｔ１波形−が０に、Ｔ２波形−が１に、■
の前半のタイミングで値が変更されている。タイマカウ
ンタのＯから２ビツトはこの値から再びダウンカウント
していく。

以後、タイマカウンタの値Ｔｏ＠、Ｔｌ（２）、　Ｔ２
（至）が全てＯになった時、同様の動作をくり返す。

第６図のインターバルタイマでは、インターバル値はり
ロードレジスタ（ト）＠■に保持されている値、即ちリ
ロードレジスタの値Ｒ２（４１１１、Ｒ１（４４，ＲＯ
＠によって決まり、この例の場合はａ２ｍｌ　、　Ｒ１
ｍ０゜ＲＯ−０即ち２進数で１００　．１６進数で’ａ
ｓが入つていて、カウントソースＣＬＫ　ｇａの５クロ
ック分のインターバル値となっている。一般的にインタ
ーバル値はりロードレジスタ（社）、　ｅ２．　ｇ３に
保持されている値に１を加えた分のカウントソースＣＬ
Ｋ　Ｏｌのクロック数となる。よって、リロードレジス
タの、■、麹にＲ２■ｓ　、　Ｒ１ｍ１　、　ＲＯ霞ｌ
即ち、２進数１１１（２１，１６進数では７ａｓが入っ
ている時が最大インターバル値となり、カウントソース
ＣＬＫ（至）の８クロック分のインターバル値となる。

第６図の例では８ビツト構成のインターバルタイマであ
ったが、同様に考えて、ｎビット構成のインターバルタ
イマの場合は、インターバル値の最大値は、リロードレ
ジスタ（２１の全ビットに１を入力した時で、カウント
ソースＣＬＫ（至）の２ｎ＋１クロック分のインターバ
ル値となる。

〔発明が解決しようとする課題〕

従来のインターバルタイマは以上のように構成されてい
たので、インターバル値を大きくするにはタイマカウン
タのビット数を増やさねばならず、構成素子が増大しイ
ンターバルタイマ回路の専有面積が大きくなるなどの問
題があった。

この発明は上記のような問題を解消するためになされた
もので、少ない構成素子でしかも小さな専有面積で、イ
ンターバル値の大きなインターバルタイマを得ることを
目的とする。

〔課題を解決するための手段〕

この発明に係るタイマ回路はタイマカウンタのカウント
値をリロードレジスタに伝送できるような構成にしたも
のである。

〔作用〕

この発明におけるタイマ回路のりロードレジスタはタイ
マカウンタのアンダーフロー信号等により、タイマカウ
ンタのデータをリロードレジスタにロードされる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例であるタイマ回路のブロック図
で、図において、■はタイマカウンタ（υのデータをリ
ロードレジスタ（２）に転送する為の信号線、■はアン
ダーフロー信号（７）をカウントソース（１８等に同期
させてカウントソースθ枠の１ないし数クロック分遅延
させる回路（以下、アンダーフローシフト回路と呼ぶ）
、−はアンダーフローシフト回路−から出力される、タ
イマカウンタ（υの内容をリロードレジスタ（２）に転
送すル為の制御信号、−は制御信号φηがアクティブに
なった時、タイマカウンタ（１）のデータをリロードレ
ジスタ（２目ζ転送する為のスイッチ、−はリロードレ
ジスタの内容が０になった時出力されるリロードレジス
タのアンダーフロー信号（以下、リロードレジスタアン
ダーフロー信号と呼ぶ）である。

第２図はこの発明の一実施例として、８ビツト構成のタ
イマ回路の回路図で、図において、…は第１図のアンダ
ーフローシフト回路−に相当する回路、ｌυの信号名Ｌ
ＴＲは第１図の制御信号口に相当する信号、圃は第１図
のスイッチ關の０ビツト目に相当する、トランスミッシ
ョンゲート、−は第１図のスイッチ−の１ビツト目に相
当するトランスミッションゲート、−は第１図のスイッ
チ−の２ビツト目に相当するトランスミッションゲート
、−はリロードレジスタａ、　＠４．咽の内容が全ピッ
ト０かどうかを判定する８人力の論理積回路（以下、８
人力戊ゲートと呼ぶ）、−の信号名ＲＵＦは第１図のり
ロードレジスタアンダーフロー信号−に相当する信号で
ある。

第８図は第２図の動作のタイミング図で、−は信号名Ｔ
Ｏ（至）の波形、−は信号名Ｔ１（至）の波形、−は信
号名Ｔ２（至）の波形、四は信号名ＴＲＷＲ＠の波形、
（２）は信号名ａ−の波形、間は信号名ＵＰ（至）の信
号名、−は信号名ＬＴＲ９１の波形、σ萄は信号名ＲＯ
Ｑ１の波形、（至）は信号名Ｒ１（財）の波形、（至）
は信号名Ｒ２１４Ｉ９の波形、−は信号名ＲＵＦ　＠の
波形である。

次にこの発明の動作について説明する。第１図で、タイ
マカウンタ・リロードレジスタライト信号（６１をアク
ティブにすると、データバス（３１上のデータがリロー
ドレジスタ（２）に保持されるとともにタイマカウンタ
（１］にも伝送される。カウントソース（１８は入力さ
れているものとすると、タイマカウンタ（１）のデータ
は前記入力データよりダウンカウントされていく。一方
、タイマカウンタ・リロードレジスタライト信号（６１
はアンダーフローシフト回路−にも入力されていて、ア
ンダーフローシフト回路−により、（タイマカウンタ（
υのデータをリロードレジスタ（２）に伝送する為の）
制御信号−は、タイマカウンタ・リロードレジスタライ
ト信号（６）より、カウントソー３０日の１ないし数ク
ロック遅延されたタイミングで出力される。この制御信
号１７１によりリロードレジスタ（２目こはタイマカウ
ンタ（１］のデータが新たに保持されることになり、そ
のデータの値はタイマカウンタ・リロードレジスタライ
ト信号（６）により入力されたデータより、アンダーフ
ローシフト回路−により遅延された（カウントソース（
Ｉｌｌ）の）クロック数だけダウンカウントした数とな
る。タイマカウンタ（１０よダウンカウントし続けるが
、タイマカウンタ（υの内容が０になった時アンダーフ
ロー信号（１）が発生し、リロードレジスタ（２）のデ
ータはタイマカウンタ（１）に伝送される。ただし、伝
送されるデータは前記した通り、初めにリロードレジス
タ（２１及びタイマカウンタ（１１に書き込んだデータ
より、］ないし数数カラント少ないデータとなる。タイ
マカウンタ（１）はこのリロードレジスタ（２）よりロ
ードされたデータよりダウンカウントを続ける。一方、
アンダーフロー信号（７）はアンダーフローシフト回路
■にも入力されているので、再び、制御信号口からはア
ンダーフロー信号０よりも（カウントソースαｍの）１
ないし数クロック遅延されたタイミングで出力され、タ
イマカウンタ（１）にリロードレジスタ（２）よりロー
ドされた値（Ｃの値は結局、タイマカウント・リロード
レジスタライト信号（６）でリロードレジスタ（２１に
書き込まれたデータより１ないし数カウント少ない値）
より１ないし数カウント少ないデータが、リロードレジ
スタ（２）にロードされる〔結局、この値はタイマカウ
ンタ・リロードレジスタライト信号（６）で書き込んだ
値より、アンダーフローシフト回路−により遅延された
（クロックリースＱａの）クロック数の２倍、ダウンカ
ウントした値となっている〕。このリロードレジスタ（
２）に新しく書き込まれ保持しているデータは、タイマ
カウンタ（１）のデータが再び０になった時に、タイマ
カウンタ（１）に伝送される。

以上、同様にして、タイマカウンタ（１３とリロードレ
ジスタ（２）においてダウンカウントが進んでいくが、
リロードレジスタ（２）の値が０になった時、リロード
レジスタアンダーフロー信号−が発生する。

次に第２図及び第８図を用いて、この発明の８ビツト構
成の具体的なタイマ回路の動作説明をする。タイマカウ
ンタ・リロードレジスタライト信号Ｔ満（至）は波形σ
ｑの様に期間■の前半でアクティブになり、同時に、リ
ロードレジスタの２ビット目Ｒ２−に１．１ビット目Ｒ
ＩＭにｏ、ｏビット目Ｒ。

−に０、タイマカウンタの２ビツト目で２（至）に１．
１ビツト目Ｔｌ［有］にｏ、ｏビット目Ｔｏ（至）に０
を、書き込みデータとしてデータバスＤＢ２　ｇｓ％Ｄ
Ｂｌ＠、ＤＢｏ　Ｔ２４から入力される。カウントソー
スＣＬＫ（至）は入力されていて、タイマカウンタ（１
）はこの、Ｔ２ｍ１　、　Ｔｌ−０、’ｒｏｍｏよりダ
ウンカウントしていく。

タイマカウンタ・リロードレジスタライト信号ＴＲＷＲ
（至）はアンダーフローシフト回路−に入力されていて
、制御信号節は、カウントソースＣＬＫ（至）の１クロ
ック分遅延されて、波形−の期間＠の前半のタイミング
で出力される。この時、タイマカウンタ（１）のデータ
はＴ２ｍＯ、Ｔ１ｍ１　、Ｔ２−１のように１カウント
、ダウンカウントしていて、そのデータが制御信号−に
より、リロードレジスタＲ２１４８゜Ｒ１ｔ４４．ＲＯ
峙に書き込まれ、波形Ｒ２（７１，Ｒ１四、　Ｒｏ麹の
ように、Ｒ２ｔＯ、Ｒ１−ｍｌ　、　ＲＯ−１になる。

なお、この値は制御信号−が次にアクティブになる期間
■の前半まで保持される。次に、タイマカウンタＴＯ３
３、Ｔｌ（１４、Ｔ２（ｌの内容が０になった時、信号
ａがアクティブになり、アンダーフロー信号ＵＦ−が期
間■の前半でアクティブになり、リロードレジスタＲｚ
ｍ　、　Ｒ１（財）、　Ｒｏ峙の内容（この場合、Ｒ２
諺０゜Ｒ１謹１．Ｒ□ａｎ１）がタイマカウンタ’Ｉ’
２Ｃ１ｌｉ、Ｔ１（至）。

ＴＯ（至）に書き込まれる。また、信号島はアンダーフ
ローシフト回路−にも入力されていて、制御信号ＬＴＲ
ａｌｌを波形口のように期間■の前半で発生させ、この
時のタイマカウンタＴ２（２）、Ｔ１４．ＴＯ（至）の
値（１カウント、ダウンカウントしていて、　Ｔ２−０
゜Ｔｌ−１，ＴＯ−０となっている）を、期間■の前半
のタイミングで、リロードレジスタＲ２１４ｆ９．Ｒ１
（４４゜ＲＯ［に書き込み、保持させる（波形つ荀、（
至）、（７１の■のタイミング参照）。以下、同様にし
て、リロードレジスタＲ２１４５、Ｒｔ（ロ）、　Ｒｏ
−のデータが０になるまで、タイマカウンタＴ２（至）
、　Ｔ１［有］、　Ｔｏ（至）及び、リロードレジスタ
Ｒ２１６、ＲＩ　Ｍ　、　ＲＯ（Ｉがダウンカウントし
ていく。リロードレジスタＲ２１６、Ｒ１（４４，ＲＯ
−のデータがＯになった時、期間０．０のタイミングで
、リロードレジスタアンダーフロー信号がアクティブに
なる。

以上、この例の場合のインターバル値、（タイマカウン
タＴ２（至）、　ＴｔぐＩＪ）、Ｔｏ（（３に値を書き
込んでから、リロードレジスタアンダーフロー信号−が
アクティブになるまで）は、カウントソースＣＬＫ（至
）の１８クロック分となる。また、この例の場合、最大
インターバル値はタイマカウンタＴ２（至）、ＴＩ（２
）、Ｔｏ（至）及びリロードレジスタＲｚ＆４！３．Ｒ
１（ロ）、　Ｒｏ−の全ビットに１を入れた場合で、そ
の場合、８クロツク＋７クロツク＋６クロツク＋５クロ
ツク＋４クロツク＋８クロツク＋１クロツク■８４クロ
ツクになる。

一般に、ｎビット構成のタイマの場合、最大インターバ
ル値は、タイマカウンタ（１）及びリロードレジスタ（
２）の全ビットに１を書き込んだ時で、そノ値ハ、（（
２”）　＋（２”−１）＋（２”−２）＋　・−・＋　
４＋８＋１　）クロック分となる。まとめると、インタ
ーバル値をＩとして、 Ｉ　”（２”）＋（２”−１）＋（２”−２）＋　・・
・・・・＋４＋８＋１″（２”）＋（２”−１）＋（２
”−２）＋・・曲＋４＋７３＋２＋１−２２”（２ｎ＋
１） ■　□　−２ となる。

また、上記実施例ではりロードレジスタ（２）は１つだ
けであったが、さらに１つ別のりロードレジスタを設け
ることにより、リロードレジスタアンダーフロー信号−
が一定周期で出力する機能をもったタイマを構成するこ
ともできる。第４図は他の実施例のブロック図であるが
、第４図において、（７旧よ新しく設けられたりロード
レジスタ（以下、プレ・リロードレジスタと呼ぶ）、国
はデータパス（３１のデータをプレ・リロードレジスタ
（７１１に伝送する為の信号線、陣はタイマカウンタ・
リロードレジスタライト信号（６）がアクティブになっ
た時、データバス（３１のデータをプレ・リロードレジ
スタ（至）に伝送する為のスイッチ、６旧よプレ・リロ
ードレジスタσ場のデータをリロードレジスタ（２）に
伝送する為の信号線、（支）はタイマカウンタ・リロー
ドレジスタライト信号（６１或いはりロードレジスタア
ンダーフロー信号−がアクティブになった時、プレ・リ
ロードレジスタσ槌のデータをリロードレジスタ（２）
に伝送する為のスイッチである。

次に動作について説明する。タイマカウンタ・リロード
レジスタライト信号（６）をアクティブにすることによ
り、データバス（３）上のデータをプレ・リロードレジ
スタ（至）、リロードレジスタ（２１を経由して、タイ
マカウンタ（υに伝送する。タイマカウンタ（１）とり
ロードレジスタ（２）ではダウンカウントが前記実施例
と同様に進んでいき、リロードレジスタの値が０になっ
た時、リロードレジスタアンダーフロー信号が発生し、
スイッチ嫡をオンさせ、プレ・リロードレジスタ（至）
のデータをリロードレジスタ（２）にロードする。この
時、プレ・リロードレジスタには、タイマカウンタ・リ
ロードレジスタライト信号（６）により、タイマカウン
タ（１）に書き込んだデータが保持されており、再び同
じカウント数のダウンカウントを始める。この様にして
、インターバル値が長く、リロードレジスタアンダーフ
ロー信号−が同一周期で出力するタイマを構成できる。

〔発明の効果〕

以上のようにこの発明によれば、リロードレジスタもダ
ウンカウンタとして用いる様に構成したので、インター
バル値の非常に大きなタイマを少さなタイマ回路で得ら
れる効果がある。

【図面の簡単な説明】

第１図はξの発明の一実施例によるタイマ回路のブロッ
ク図、第２図はこの発明の一実施例である８ビツト構成
のタイマ回路の回路図、第８図は第２図の各部信号のタ
イミング波形図、第４図はこの発明の他の実施例を示す
ブロック図、第５図は従来のタイマ回路を示すブロック
図、第６図は従来の８ビツト構成のタイマ回路の回路図
、第７図は第６図の各部信号のタイミング波形図である
。 図において、（１目よタイマカウンタ、（２）はりロー
ドレジスタ、（３）はデータバス、（４）は信号線、（
５）は信号線、（６）はタイマカウンタ・リロードレジ
スタライト信号、（７）はアンダーフロー信号、（８）
はスイッチ、（９）はスイッチ、ＱＯは信号線、回はタ
イマカウンタリード信号、■はスイッチ、ＱＩＩはカウ
ントソース、−は信号線、−はアンダーフローシフト回
路、−は制御信号、關はスイッチ、−はリロードレジス
タアンダーフロー信号である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. タイマのカウント動作を行うカウンタと、分周比を決め
   るリロード用のレジスタとで構成されているインターバ
   ルタイマにおいて、リロード用のレジスタの値をカウン
   ト中の前記カウンタの値に書き換えるように構成したこ
   とを特徴とするタイマ回路。