JPH04117718A - タイマカウンタ - Google Patents
タイマカウンタInfo
- Publication number
- JPH04117718A JPH04117718A JP2233071A JP23307190A JPH04117718A JP H04117718 A JPH04117718 A JP H04117718A JP 2233071 A JP2233071 A JP 2233071A JP 23307190 A JP23307190 A JP 23307190A JP H04117718 A JPH04117718 A JP H04117718A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- comparison value
- setting register
- value setting
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、タイマカウンタに関し、特にマイクロコンピ
ュータ等に内蔵されるプログラマブルなタイマカウンタ
に関する。
ュータ等に内蔵されるプログラマブルなタイマカウンタ
に関する。
従来、フンチップマイクロコンピュータ等に内蔵される
タイマカウンタは、種々のものがあるが、ここで取上げ
る計測時間をソフトウェアにより設定できるものの一例
を第３図に示す。
タイマカウンタは、種々のものがあるが、ここで取上げ
る計測時間をソフトウェアにより設定できるものの一例
を第３図に示す。
第３図を参照すると、従来のタイマカウンタは、クロッ
クパルスＣＬＫにより動作する所定ビット長のカウンタ
１と、カウンタ１の数値を比較値として設定するための
カウンタ１と同ビット長の比較値設定レジスタ２と、比
較値設定レジスタ２とカウンタ１との数値を比較し、双
方の一致により一致信号ｃｏを圧力する比較回路３と、
上記のデータやコマンド等の入出力のための内部バス８
とから構成されていた。
クパルスＣＬＫにより動作する所定ビット長のカウンタ
１と、カウンタ１の数値を比較値として設定するための
カウンタ１と同ビット長の比較値設定レジスタ２と、比
較値設定レジスタ２とカウンタ１との数値を比較し、双
方の一致により一致信号ｃｏを圧力する比較回路３と、
上記のデータやコマンド等の入出力のための内部バス８
とから構成されていた。
次に、第３図に示す従来のタイマカウンタの動作につい
て説明する。
て説明する。
まず、内部バス８を介して、カウンタ１の計測時間の数
値を比較値Ｂとして比較値設定レジスタ２に格納する。
値を比較値Ｂとして比較値設定レジスタ２に格納する。
次に、カウンタ初期化信号ＩＮがカウンタ１に印加され
ると、カウンタ１は初期化され、すなわち、リセットさ
れるとともに、クロックパルスＣＬＫをカウントし始め
る。カウンタ１の計数値出力Ａと比較値設定レジスタ２
の比較値Ｂとが一致すると、比較回路３は一致信号ＣＯ
を出力し、これは、タイマ出力Ｔｏとしてマイクロコン
ピュタの割込み信号等に使用されていた。
ると、カウンタ１は初期化され、すなわち、リセットさ
れるとともに、クロックパルスＣＬＫをカウントし始め
る。カウンタ１の計数値出力Ａと比較値設定レジスタ２
の比較値Ｂとが一致すると、比較回路３は一致信号ＣＯ
を出力し、これは、タイマ出力Ｔｏとしてマイクロコン
ピュタの割込み信号等に使用されていた。
上述した従来のタイマカウンタは、計測時開の最大値が
、カウンタ１のビット長で制限されるという欠点があっ
た。
、カウンタ１のビット長で制限されるという欠点があっ
た。
この種のタイマカウンタを備えるワンチップマイクロコ
ンピュータは、様々に応用されており、それらの応用に
おける時間計測の要求内容も様々であるので、計測時間
の制限により応用範囲が制約されるという欠点があった
。
ンピュータは、様々に応用されており、それらの応用に
おける時間計測の要求内容も様々であるので、計測時間
の制限により応用範囲が制約されるという欠点があった
。
本発明のタイマカウンタは、タロツクパルスを計数する
第一のカウンタと、 予め定められた値を比較値として設定するカウンタとし
て動作可能な記憶手段と、 前記第一のカウンタの計数値と前記記憶手段に設定され
た前記比較値を比較して一致した場合一致信号を出力す
る比較器と、 外部制御信号により前期記憶手段をカウンタとして前記
クロックパルスをカウントするよう設定するとともに前
記記憶手段を前記第一のカウンタと直列に動作するよう
設定する動作様態切替手段を有するものである。
第一のカウンタと、 予め定められた値を比較値として設定するカウンタとし
て動作可能な記憶手段と、 前記第一のカウンタの計数値と前記記憶手段に設定され
た前記比較値を比較して一致した場合一致信号を出力す
る比較器と、 外部制御信号により前期記憶手段をカウンタとして前記
クロックパルスをカウントするよう設定するとともに前
記記憶手段を前記第一のカウンタと直列に動作するよう
設定する動作様態切替手段を有するものである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第一の実施例を示す回路図である。
第１図を参照すると、本発明のタイマカウンタは、従来
の例と同様の、クロックパルスＣＬＫにより動作する所
定ビット長のカウンタ１と、カウンタ１の数値を比較値
として設定するためのカウンタ１と同ビット長の比較値
設定レジスタ２と、比較値設定レジスタ２とカウンタ１
との数値を比較し、双方の一致により一致信号Ｃ○を出
力する比較回路３と、上記のデータやコマンド等の入出
力のための内部バス８とから構成される部分に加えて、
次のものが追加されている。
の例と同様の、クロックパルスＣＬＫにより動作する所
定ビット長のカウンタ１と、カウンタ１の数値を比較値
として設定するためのカウンタ１と同ビット長の比較値
設定レジスタ２と、比較値設定レジスタ２とカウンタ１
との数値を比較し、双方の一致により一致信号Ｃ○を出
力する比較回路３と、上記のデータやコマンド等の入出
力のための内部バス８とから構成される部分に加えて、
次のものが追加されている。
すなわち、クロックパルスＣＬＫを比較値設定レジスタ
２に対しオン・オフするための第１切替回路４と、カウ
ンタ１の計数パルス入力を、タロツクパルスＣＬＫと比
較値設定レジスタ２からのオーバフロー出力信号ＯＦ２
とを切替えるための第２切替回路５と、タイマカウンタ
の出力Ｔ。
２に対しオン・オフするための第１切替回路４と、カウ
ンタ１の計数パルス入力を、タロツクパルスＣＬＫと比
較値設定レジスタ２からのオーバフロー出力信号ＯＦ２
とを切替えるための第２切替回路５と、タイマカウンタ
の出力Ｔ。
を、比較器ＦＩｆｒ３の出力ＣＯと、カウンタｌからの
オーバフロー出力信号とを切替える第３切替回路６と、
内部バス８を介してプログラムを設定され、第１〜第３
切替回路４〜６を制御するレジスタであるモードレジス
タ７とである。
オーバフロー出力信号とを切替える第３切替回路６と、
内部バス８を介してプログラムを設定され、第１〜第３
切替回路４〜６を制御するレジスタであるモードレジス
タ７とである。
なお、比較値設定レジスタ２は、基本的には、周知の並
列入力シフトレジスタであり、比較値設定時には、デー
タを並列に入力するが、クロックパルスＣＬＫを印加す
ることによりカウンタとして動作するものである。
列入力シフトレジスタであり、比較値設定時には、デー
タを並列に入力するが、クロックパルスＣＬＫを印加す
ることによりカウンタとして動作するものである。
次に、本実施例の動作について説明する。
まず、モードレジスタ７に「０」が書込みされた場合に
ついて説明する。
ついて説明する。
この場合は、タイマカウンタはプログラムモードとなり
、第１切替回路４はオフ、第２切替回路５はクロックパ
ルスＣＬＫに、第３切替回ｎ６は比較回路出力ＣＯにそ
れぞれ切替えられる。
、第１切替回路４はオフ、第２切替回路５はクロックパ
ルスＣＬＫに、第３切替回ｎ６は比較回路出力ＣＯにそ
れぞれ切替えられる。
したがって、この場合は前述の従来例と同一であり、説
明が重複するので冗長とならないよう省略する。
明が重複するので冗長とならないよう省略する。
次に、モードレジスタフに「１」が書込みされた場合に
ついて説明する。
ついて説明する。
この場合は、タイマカウンタは延長計時モードとなり、
第１切替回路４はオン、第２切替回路５は比較値設定レ
ジスタ２からのオーバフロー出力信号○Ｆ２に、第３切
替回路６はカウンタ１からのオーバフロー出力信号ＯＦ
Ｉにそれぞれ切替えられる。
第１切替回路４はオン、第２切替回路５は比較値設定レ
ジスタ２からのオーバフロー出力信号○Ｆ２に、第３切
替回路６はカウンタ１からのオーバフロー出力信号ＯＦ
Ｉにそれぞれ切替えられる。
したがって、比較値設定設定レジスタ２はカウンタとし
て動作し、カウンタ１にはクロックパルスの代りに比較
値設定レジスタ２をカウンタとして動作させた場合のオ
ーバフロー出力信号ＯＦ２が印加されるので、比較値設
定レジスタ２とカウンタ１とは、直列に接続されたこと
になる。前述のように、カウンタ１と比較値設定レジス
タ２のビット長は同一であるので、結果として、ビット
長が２倍のカウンタが得られたことになる。
て動作し、カウンタ１にはクロックパルスの代りに比較
値設定レジスタ２をカウンタとして動作させた場合のオ
ーバフロー出力信号ＯＦ２が印加されるので、比較値設
定レジスタ２とカウンタ１とは、直列に接続されたこと
になる。前述のように、カウンタ１と比較値設定レジス
タ２のビット長は同一であるので、結果として、ビット
長が２倍のカウンタが得られたことになる。
タイマカウンタの出力は、カウンタ１のオーバフロー出
力信号○Ｆ１となる。
力信号○Ｆ１となる。
次に、本発明の第二の実施例について説明する。
第２図は、本発明の第二の実施例を示す回路図である。
第１図に示す第一の実施例との相異点は、第１〜第３切
替回路４〜６を制御するレジスタであるモードレジスタ
７の代りに、外部入力端子ＴＳを設け、外部からのモー
ド制御信号で、上記の各切替回路を制御することである
。
替回路４〜６を制御するレジスタであるモードレジスタ
７の代りに、外部入力端子ＴＳを設け、外部からのモー
ド制御信号で、上記の各切替回路を制御することである
。
他の部分については、第一の実施例と同一であり、説明
が重複するので冗長とならないよう省略する。
が重複するので冗長とならないよう省略する。
以上、本発明の詳細な説明したが、本発明は上記実施例
に限られることなく種々の変形が可能である。
に限られることなく種々の変形が可能である。
以上説明したように本発明は、延長計時が必要のときは
、記憶手段を第二のカウンタとして動作させ、第一のカ
ウンタと直列に動作させることにより、カウンタの計時
共を従来に比して著しく延長できるという効果がある。
、記憶手段を第二のカウンタとして動作させ、第一のカ
ウンタと直列に動作させることにより、カウンタの計時
共を従来に比して著しく延長できるという効果がある。
したがって、従来の標準的なタイマカウンタ動作と、上
記の延長計時動作の２種の動作様態を、目的に応じて選
択することができるという効果がある。
記の延長計時動作の２種の動作様態を、目的に応じて選
択することができるという効果がある。
第１図は本発明の第一の実施例を示す回路図、第２図は
本発明の第二の実施例を示す回路図、第３図は従来のタ
イマカウンタの一例を示す回路図である。 １・・・カウンタ、２・・・比較値設定レジスタ、３・
・・比較回路、４・・・第１切替回路、５・・・第２切
替回路、６・・・第３切替回路、７・・・モードレジス
タ、８・・・内部バス、ＴＳ・・・外部入力端子。
本発明の第二の実施例を示す回路図、第３図は従来のタ
イマカウンタの一例を示す回路図である。 １・・・カウンタ、２・・・比較値設定レジスタ、３・
・・比較回路、４・・・第１切替回路、５・・・第２切
替回路、６・・・第３切替回路、７・・・モードレジス
タ、８・・・内部バス、ＴＳ・・・外部入力端子。
Claims (1)
- 【特許請求の範囲】 １、クロックパルスを計数する第一のカウンタと、 予め定められた値を比較値として設定するカウンタとし
て動作可能な記憶手段と、 前記第一のカウンタの計数値と前記記憶手段に設定され
た前記比較値を比較して一致した場合一致信号を出力す
る比較器と、 外部制御信号により前期記憶手段をカウンタとして前記
クロックパルスをカウントするよう設定するとともに前
記記憶手段を前記第一のカウンタと直列に動作するよう
設定する動作様態切替手段を有することを特徴とするタ
イマカウンタ。 ２、前記記憶手段は前記第一のカウンタと等しいビッ
ト長の並列シフトレジスタであることを特徴とする請求
項１記載のタイマカウンタ。 ３、前記外部制御信号が予めプログラムされているこ
とを特徴とする請求項１記載のタイマカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233071A JP2648003B2 (ja) | 1990-09-03 | 1990-09-03 | タイマカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233071A JP2648003B2 (ja) | 1990-09-03 | 1990-09-03 | タイマカウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04117718A true JPH04117718A (ja) | 1992-04-17 |
| JP2648003B2 JP2648003B2 (ja) | 1997-08-27 |
Family
ID=16949350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233071A Expired - Fee Related JP2648003B2 (ja) | 1990-09-03 | 1990-09-03 | タイマカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648003B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513502A (en) * | 1978-06-23 | 1980-01-30 | Fujitsu Ltd | Timer unit |
| JPH01319326A (ja) * | 1988-06-21 | 1989-12-25 | Mitsubishi Electric Corp | タイマ回路 |
-
1990
- 1990-09-03 JP JP2233071A patent/JP2648003B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513502A (en) * | 1978-06-23 | 1980-01-30 | Fujitsu Ltd | Timer unit |
| JPH01319326A (ja) * | 1988-06-21 | 1989-12-25 | Mitsubishi Electric Corp | タイマ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2648003B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942559A (en) | Counter/timer circuit for a microcontroller | |
| JPS581458B2 (ja) | デイジタル入力装置 | |
| JPH04117718A (ja) | タイマカウンタ | |
| JP2773546B2 (ja) | パルス発生回路 | |
| KR100271629B1 (ko) | 업/다운카운터 | |
| JPH0210417A (ja) | カウンタ回路 | |
| JP2692444B2 (ja) | タイマ装置 | |
| JPH01137315A (ja) | タイマ回路 | |
| JPS613223A (ja) | デ−タ処理装置 | |
| JP2638646B2 (ja) | 半導体集積回路 | |
| JPH05276023A (ja) | カウンタ回路内蔵のｉｃおよびワンチップマイクロコンピュータ | |
| JP3669750B2 (ja) | マイクロコンピュータ | |
| KR100256230B1 (ko) | 시스템감시기능을가진타이머장치 | |
| JPH01199395A (ja) | 書込み・消去時間制御回路 | |
| JPS6419454A (en) | Programmable lsi | |
| JPH0427730B2 (ja) | ||
| JPH027616A (ja) | タイマ回路 | |
| JPH01280918A (ja) | インターバルタイマ | |
| SU1591076A2 (ru) | Устройство для контроля блоков оперативной памяти | |
| KR930022194A (ko) | 입력신호 카운팅 장치 및 그의 실현방법 | |
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JP2000022802A (ja) | Ｄｔｍｆ信号出力機能内蔵型マイクロコンピュータ | |
| JPH04308909A (ja) | パルス発生器 | |
| JPS62251803A (ja) | カウンタ回路 | |
| JPH03217988A (ja) | １チップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |