JPH01319330A - AD converter - Google Patents
AD converterInfo
- Publication number
- JPH01319330A JPH01319330A JP63153233A JP15323388A JPH01319330A JP H01319330 A JPH01319330 A JP H01319330A JP 63153233 A JP63153233 A JP 63153233A JP 15323388 A JP15323388 A JP 15323388A JP H01319330 A JPH01319330 A JP H01319330A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- integrator
- comparators
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明はオーバーサンプリング型AD変換器に関し、特
に並列構成により高速かつ高精度化をはかったAD変換
器に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an oversampling type AD converter, and more particularly to an AD converter that achieves high speed and high accuracy through a parallel configuration.
従来の技術
高速のA/D変換器としては並列形が優れている。この
方式は、nビットのAD変換器であれば2’−1個の比
較器を用意し、これに比較すべき電圧を印加しておきこ
の基準電圧と入力電圧を比較し入力電圧のレベルを検出
するものである。この方式では速度は速いが多数の比較
器を必要とするため素子数が増大すること、変換精度を
高くすることが難しいなどの欠点がある。Conventional technology A parallel type is superior as a high-speed A/D converter. In this method, for an n-bit AD converter, 2'-1 comparators are prepared, the voltage to be compared is applied to the comparators, and this reference voltage is compared with the input voltage to determine the level of the input voltage. It is something to detect. Although this method is fast, it requires a large number of comparators, which increases the number of elements, and it is difficult to improve conversion accuracy.
これに対し使用する素子に高い精度を必要としない方式
としてオーバーサンプリング形A/D変換器がある。
(例えば 日経エレクトロニクスNo、447 (19
88,5,16)I)IE35)一般的なA/D変換器
のサンプリング周波数は信号周波数帯域の3程度度に設
定されている。これに対して、オーバーサンプリング形
A/D変換器はサンプリング周波数を信号周波数帯域の
数倍以上の高い周波数に設定することで、使用する素子
の精度が低くても高精度の変換ができるものである。On the other hand, there is an oversampling type A/D converter as a method that does not require high accuracy in the elements used.
(For example, Nikkei Electronics No. 447 (19
88,5,16) I) IE35) The sampling frequency of a general A/D converter is set to about 3 degrees of the signal frequency band. On the other hand, oversampling type A/D converters can perform high-precision conversion even if the accuracy of the elements used is low by setting the sampling frequency to a high frequency that is several times higher than the signal frequency band. be.
第2図は従来のオーバーサンプリングA/D変換器のブ
ロック図を示す。11は加算器、12は比較器、13は
1サンプル遅延回路、14は1ビツトD/A変換器、1
5は積分器、16はアナログ信号入力端子、17はディ
ジタルフィルタへの出力端子である。FIG. 2 shows a block diagram of a conventional oversampling A/D converter. 11 is an adder, 12 is a comparator, 13 is a 1-sample delay circuit, 14 is a 1-bit D/A converter, 1
5 is an integrator, 16 is an analog signal input terminal, and 17 is an output terminal to a digital filter.
アナログ入力信号16と1積分器15が出力する予測電
圧とを比較し、この大小を12の比較器で比較する。こ
の比較器は入力電圧の方が大きければ”1”を出力する
。この信号は遅延回路13で1サンプル期間遅延され、
1ピツ)D/A変換器14に入力される。このD/A変
換器の出力で積分器15の出力電圧は僅かに増加する。The analog input signal 16 and the predicted voltage outputted by one integrator 15 are compared, and the magnitude of the comparison is compared by 12 comparators. This comparator outputs "1" if the input voltage is larger. This signal is delayed by one sample period in the delay circuit 13,
1 pin) is input to the D/A converter 14. The output voltage of the integrator 15 increases slightly with the output of this D/A converter.
逆に、入力電圧の方が低ければ比較器12は”0”を出
力し、結果的に積分器12の出力電圧は僅かに減少する
。すなわち、このA/D変換器は積分器15の出力であ
る予測信号とアナログ入力信号の差が1ピツ)D/A変
換器14の出力の大きさ以下になる様に帰還がかかり、
このとき出力されるディジタル信号を処理する方式のA
/D変換器である。Conversely, if the input voltage is lower, the comparator 12 outputs "0", and as a result, the output voltage of the integrator 12 decreases slightly. That is, this A/D converter is fed back so that the difference between the predicted signal, which is the output of the integrator 15, and the analog input signal is less than or equal to the magnitude of the output of the D/A converter 14.
A method for processing the digital signal output at this time
/D converter.
発明が解決しようとする課題
このオーバーサンプリング形AD変換器は、構成要素で
ある素子の精度が低くても高い精度のA/D変換器が実
現でき、且つ通常の逐次比較形AD変換器の様に高速化
が難しいサンプル・ホールド回路を必要としない。しか
しながら、アナログ入力信号帯域よりも100倍以上の
高速サンプリング周波数を必要とするため音声等の低い
信号帯域の信号のA/D変換器としては、最適であるが
、ビデオ周波数帯域のA/D変換器としては、クロック
周波数が非常に高くなってしまい実現が難しい。Problems to be Solved by the Invention This oversampling type AD converter can realize a high-precision A/D converter even if the precision of the component elements is low, and it is similar to a normal successive approximation type AD converter. It does not require a sample-and-hold circuit, which is difficult to speed up. However, since it requires a high-speed sampling frequency 100 times higher than the analog input signal band, it is optimal as an A/D converter for low signal band signals such as audio, but it is suitable for A/D converters for video frequency band signals. As a device, the clock frequency becomes extremely high, making it difficult to implement.
課題を解決するための手段
本発明は、加算器と複数個の比較器とレジスタと2ビッ
ト以上の精度を持つD/A変換器と積分器がループ状に
接続されたオーバーサンプリング形A/D変換器におい
て、上記D/A変換器が上記複数個の比較器の出力を入
力とし、上記D/A変換器の出力に接続される積分器の
出力が上記D/A変換器の出力に比例して変化すること
を特徴とするA/D変換器である。Means for Solving the Problems The present invention provides an oversampling type A/D in which an adder, a plurality of comparators, a register, a D/A converter with precision of 2 bits or more, and an integrator are connected in a loop. In the converter, the D/A converter receives the outputs of the plurality of comparators as input, and the output of an integrator connected to the output of the D/A converter is proportional to the output of the D/A converter. This is an A/D converter characterized in that it changes as follows.
作用
このA/D変換器によれば、使用する素子の精度が低く
かつサンプリング周波数が低くても、グラニュラ−雑音
と勾配過負荷雑音を小さくおさえることができ、高速、
高精度のA/D変換が実現できる。Function: According to this A/D converter, even if the precision of the elements used is low and the sampling frequency is low, granular noise and gradient overload noise can be kept low, and high speed,
Highly accurate A/D conversion can be achieved.
実施例
第1図は本発明のオーバーサンプリング形A/D変換器
の一実施例である。1は加算器、2−1から2−3は比
較器、3はレジスタ、4は2ビツトD/A変換器、5は
積分器、6はアナログ信号入力端子、7はディジタルフ
ィルタへの出力端子である。Embodiment FIG. 1 shows an embodiment of an oversampling type A/D converter of the present invention. 1 is an adder, 2-1 to 2-3 are comparators, 3 is a register, 4 is a 2-bit D/A converter, 5 is an integrator, 6 is an analog signal input terminal, and 7 is an output terminal to the digital filter. It is.
アナログ入力信号6と積分器5が出力する予測電圧とを
加算器1に入力しその差分を比較器2−1.2−2.2
−3へ出力する。比較器2−2は入力電圧の方が大きけ
れば”1”を出力する。比較器2−1はアナログ入力信
号の方が大きくかつその差分が一定の値により大きい場
合には”1”を出力する。比較器2−3の出力は”0”
である。The analog input signal 6 and the predicted voltage output from the integrator 5 are input to the adder 1, and the difference is input to the comparator 2-1.2-2.2.
Output to -3. Comparator 2-2 outputs "1" if the input voltage is higher. The comparator 2-1 outputs "1" when the analog input signal is larger and the difference therebetween is larger than a certain value. The output of comparator 2-3 is “0”
It is.
これらのディジタル信号はレジスタ3で1サンプリング
期間の間遅延され、2ピツ)D/A変換器4に入力され
る。このD/A変換器の出力で積分器15の出力電圧は
僅かに増加する。この増加の割合はD/A変換器4の出
力の大きさに依存する。These digital signals are delayed by a register 3 for one sampling period and input to a 2-bit D/A converter 4. The output voltage of the integrator 15 increases slightly with the output of this D/A converter. The rate of this increase depends on the magnitude of the output of the D/A converter 4.
逆に、入力電圧の方が低ければ比較器2−2は”0”を
出力する。比較器2−3はアナログ入力信号の方が小さ
くかつその差分が一定の値−によりさらに小さい場合に
”1”を出力する。これらのディジタル信号はレジスタ
3で1サンプル期間の間遅延される。このディジタル信
号はD/A変換器4に入力され、このD/A変換器の出
力で積分器2の出力電圧は僅かに減少する。加算器1の
差分出力が−によりさらに小さい場合には、積分器2の
出力電圧の減少は大きい。Conversely, if the input voltage is lower, the comparator 2-2 outputs "0". The comparator 2-3 outputs "1" when the analog input signal is smaller and the difference is even smaller by a certain value. These digital signals are delayed in register 3 for one sample period. This digital signal is input to the D/A converter 4, and the output voltage of the integrator 2 is slightly decreased by the output of this D/A converter. When the difference output of adder 1 is smaller than -, the decrease in the output voltage of integrator 2 is large.
この様にして積分器5の出力はアナログ入力信号に追随
して変化し、これに従って比較器2−2のディジタル出
力信号かえられる。このディジタル出力は出力端子7よ
りディジタルフィルタへ出力される。ディジタルフィル
タではアナログ入力信号周波数帯域より高い成分がカッ
トされる。この時、グラニュラ−雑音が除去され、高ビ
ットのディジタル信号かえられる。In this way, the output of the integrator 5 changes following the analog input signal, and the digital output signal of the comparator 2-2 is changed accordingly. This digital output is output from the output terminal 7 to the digital filter. A digital filter cuts components higher than the analog input signal frequency band. At this time, granular noise is removed and a high bit digital signal is replaced.
この例では、比較器2−1.2−3の出力はディジタル
フィルタの入力として利用していないが、このデータを
つかえばより変換精度を上げることができる。In this example, the outputs of the comparators 2-1, 2-3 are not used as inputs to the digital filter, but if this data is used, the conversion accuracy can be further improved.
この様に、本発明のオーバーサンプリング形A/D変換
器ではアナログ入力信号周波数帯域よりあまり高くない
サンプリング周波数でも、グラニュラ−雑音が小さくか
つ勾配過負荷雑音も小さいA/D変換器を実現すること
ができる。In this way, the oversampling type A/D converter of the present invention realizes an A/D converter with low granular noise and low slope overload noise even at a sampling frequency that is not much higher than the analog input signal frequency band. I can do it.
もちろん、この実施例では3個の比較器と、2ビツトの
D/A変換器を用いた場合について説明したが、これに
こだわるものではなくさらに多くの比較器とより高ビッ
トのD/A変換器を使用することによって、サンプリン
グ周波数をさらに下げることができる。Of course, in this embodiment, three comparators and a 2-bit D/A converter are used, but the present invention is not limited to this, and more comparators and a higher bit D/A converter are used. The sampling frequency can be further reduced by using
発明の効果
本発明のオーバーサンプリング形A/D変換器は高精度
を保ちながらサンプリング周波数を下げることができる
ので、ビデオ帯域のA/D変換器でも容易に半導体集積
化することができる。Effects of the Invention Since the oversampling type A/D converter of the present invention can lower the sampling frequency while maintaining high accuracy, even video band A/D converters can be easily integrated into semiconductors.
第1図は本発明のオーバーサンプリング形A/D変換器
の一実施例のブロック図、第2図は従来のオーバーサン
プリング形A/D変換器の一例のブロック図である。
1・・加算器、2・会比較器、3・・レジスタ、4・・
D/A変換器、5・・積分器。FIG. 1 is a block diagram of an embodiment of an oversampling type A/D converter of the present invention, and FIG. 2 is a block diagram of an example of a conventional oversampling type A/D converter. 1. Adder, 2. Comparator, 3. Register, 4.
D/A converter, 5...integrator.
Claims (1)
くとも複数個の比較器と2ビット以上の精度のD/A変
換器で構成され、上記D/A変換器が上記複数個の比較
器の出力を入力とし、上記D/A変換器の出力に接続さ
れる積分器の出力が上記D/A変換器の出力に比例して
変化することを特徴とするAD変換器。The oversampling type A/D converter is composed of at least a plurality of comparators and a D/A converter with a precision of 2 bits or more, and the D/A converter converts the outputs of the plurality of comparators. An AD converter characterized in that the output of an integrator connected to the output of the D/A converter as an input changes in proportion to the output of the D/A converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153233A JPH01319330A (en) | 1988-06-21 | 1988-06-21 | AD converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153233A JPH01319330A (en) | 1988-06-21 | 1988-06-21 | AD converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319330A true JPH01319330A (en) | 1989-12-25 |
Family
ID=15557965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153233A Pending JPH01319330A (en) | 1988-06-21 | 1988-06-21 | AD converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319330A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039924A (en) * | 1983-08-15 | 1985-03-02 | Nippon Telegr & Teleph Corp <Ntt> | Analog-digital converter |
| JPS6128222A (en) * | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | Digital modulator |
| JPS6150424A (en) * | 1984-08-20 | 1986-03-12 | Matsushita Electric Ind Co Ltd | delta modulator |
| JPS62110329A (en) * | 1985-11-08 | 1987-05-21 | Victor Co Of Japan Ltd | Analog/digital converter |
-
1988
- 1988-06-21 JP JP63153233A patent/JPH01319330A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039924A (en) * | 1983-08-15 | 1985-03-02 | Nippon Telegr & Teleph Corp <Ntt> | Analog-digital converter |
| JPS6128222A (en) * | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | Digital modulator |
| JPS6150424A (en) * | 1984-08-20 | 1986-03-12 | Matsushita Electric Ind Co Ltd | delta modulator |
| JPS62110329A (en) * | 1985-11-08 | 1987-05-21 | Victor Co Of Japan Ltd | Analog/digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683550B2 (en) | High precision, high-speed signal capture | |
| JPH0797749B2 (en) | Delta-sigma modulation circuit of analog digital converter | |
| US6795007B2 (en) | Circuits and methods for a variable over sample ratio delta-sigma analog-to-digital converter | |
| JPH1039886A (en) | Special effects processor | |
| US6295014B1 (en) | System for processing one-bit audio signals | |
| JPS6380626A (en) | Digital/analog converter | |
| US6934324B2 (en) | Zero value-detecting circuit | |
| JP3956582B2 (en) | A / D conversion circuit | |
| JPH01319330A (en) | AD converter | |
| JPH0555919A (en) | Analog/digital conversion system | |
| EP0635945B1 (en) | A/D converter having a variable integrator whose time constant can be changed | |
| JPS62287717A (en) | Digital to analog conversion circuit | |
| JPH0262124A (en) | A/D converter | |
| US5357248A (en) | Sampling rate converter | |
| US5530443A (en) | Digital circuit for the introduction of dither into an analog signal | |
| US4866443A (en) | A/D converter having multiplication function | |
| JP3230227B2 (en) | A / D converter | |
| US6252530B1 (en) | D/A converter having mechanism for preventing analog signal distortion | |
| US5510790A (en) | Digital circuit for the introduction of dither into an analog signal | |
| US6483451B1 (en) | Sampling function waveform data generating device | |
| JPH03108914A (en) | analog/digital converter | |
| JPS62152223A (en) | Da converter system | |
| JPH0797747B2 (en) | Pulse width modulator | |
| JPH04150416A (en) | D/a converter | |
| JP3416477B2 (en) | Delta-sigma D / A converter |