JPH01320563A - Common memory control method - Google Patents
Common memory control methodInfo
- Publication number
- JPH01320563A JPH01320563A JP63154013A JP15401388A JPH01320563A JP H01320563 A JPH01320563 A JP H01320563A JP 63154013 A JP63154013 A JP 63154013A JP 15401388 A JP15401388 A JP 15401388A JP H01320563 A JPH01320563 A JP H01320563A
- Authority
- JP
- Japan
- Prior art keywords
- input
- common memory
- data
- startup
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000012545 processing Methods 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
二重化システムにおける共通メモリの制御方式従来のチ
エツク・ポイント方式では、片系異常時に基本的にその
時に入力中のデータが無効になってしまうことを解決す
るために、
両系からアクセス可能な共通メモリを活用し、その共通
メモリにデータ入力の正常終了を確認できる手段を付加
することにより、入力データの継続利用を可能にしたも
のである。[Detailed Description of the Invention] [Summary] Common memory control method in a redundant system In order to solve the problem that in the conventional check point method, when an error occurs in one system, the data being input at that time becomes invalid. In addition, by utilizing a common memory that can be accessed from both systems and adding a means to confirm the normal completion of data input to the common memory, continuous use of input data is made possible.
本発明は、二重化システムにおける共通メモリ制御方式
に関するものである。本発明は、データ入力の消失およ
び再入力がシステムにとって影響の大なる場合に適用し
て特に有効である。The present invention relates to a common memory control method in a duplex system. The present invention is particularly effective when applied to cases where loss of data input and re-input have a large impact on the system.
ハードウェア/ソフトウェアの両方の意味でシステムに
異常が生ずると、二重化システムにおいては系を切り替
えた後、事前に記録されているチエツク・ポイントに遡
って処理を継続する。従って、この間に入力データがあ
ると、再入力が必要となる。When an abnormality occurs in the system in terms of both hardware and software, in a redundant system, the system is switched and processing continues by going back to a previously recorded check point. Therefore, if there is input data during this time, it will be necessary to re-input it.
実験データ等の場合には、一過性が強く再入力が不可で
あったり、可能であってもそのためには真人な費用を必
要とする場合があり、問題が大きい。In the case of experimental data, etc., it may be highly temporary and cannot be re-inputted, or even if it is possible, it may require a considerable amount of money, which is a major problem.
本発明は、この点に鑑みて創作されたものであって、二
重化システムに共通メモリを設け、共通メモリを使用し
て片系異常時においても、データを有効に使用できるよ
うになった共通メモリ制御方式を提供することを目的と
している。The present invention was created in view of this point, and is a common memory that provides a common memory in a redundant system and uses the common memory to enable effective use of data even when one system is abnormal. The purpose is to provide a control method.
〔課題を解決するための手段]
システムとして異常が発生したとしても、データ入力系
のハードウェア異常でない場合には、データの取込みは
継続して受け入れることが可能な場合が多い。本発明は
、二重化システムの場合、系が切り替わっても、その切
り替わった系からも引続きアクセス可能な共用メモリを
活用してデータを引き継ぐものである。但し、この際、
重要な点は、データ入力が正常終了したことを共通メモ
リ自体のみで確認できることである。本発明は、これを
共通メモリ内のデータ単位毎に参照フラグを設けて対応
するものである。[Means for Solving the Problem] Even if an abnormality occurs in the system, it is often possible to continue accepting data unless the data input hardware is abnormal. In the case of a duplex system, the present invention utilizes a shared memory that can continue to be accessed from the switched system to take over data even if the systems are switched. However, in this case,
The important point is that it is possible to confirm that the data input has been completed normally only from the common memory itself. The present invention deals with this by providing a reference flag for each data unit in the common memory.
本発明の二重化システムは、A系の計算機システムと、
B系の計算機システムと、共通メモリ300と、入出力
装置600と、切換スイッチ500とを具備している。The duplex system of the present invention includes an A-system computer system,
It includes a B-system computer system, a common memory 300, an input/output device 600, and a changeover switch 500.
A系の計算機システムは、中央処理装置100A、メモ
リ200Aおよび入出力制御装置400Aを有し、B系
の計算機システムは、中央処理装置100B、メモ’J
20OBおよび入出力制御装置400Bを有している。The A-system computer system has a central processing unit 100A, a memory 200A, and an input/output control device 400A, and the B-system computer system has a central processing unit 100B, a memo 'J
20OB and an input/output control device 400B.
切換スイッチ600は、入出力装置600を入出力制御
装置400Aと入出力制御装?2400Bの何れか一方
に接続する。共通メモリ300は、所定のデータ単位毎
に設けられた参照フラグを有しており、参照フラグが“
0”の状態の下でアクセスされると参照フラグが“1”
になるように構成される。共通メモリ300は、A系の
計算機システム及びB系の計算機システムの両方からア
クセス可能である。The changeover switch 600 switches the input/output device 600 between the input/output control device 400A and the input/output control device? 2400B. The common memory 300 has a reference flag provided for each predetermined data unit, and when the reference flag is “
When accessed under the state of “0”, the reference flag becomes “1”
configured to be. The common memory 300 is accessible from both the A-system computer system and the B-system computer system.
主系の計算機システムは、入出力操作を行おうとする際
、共通メモリ300における入出力データ領域として割
り当てられた領域、起動データ保存領域として割り当て
られた領域および起動結果報告領域として割り当てられ
た領域を従系の計算機システムに通知し、共通メモリ3
00の参照フラグを“0′″とし、起動データを共通メ
モリ300の起動データ保存領域に格納し、自系の入出
力制御装置に起動データを送って起動するように構成さ
れている。When the main computer system attempts to perform an input/output operation, the main computer system uses the area allocated as the input/output data area, the area allocated as the startup data storage area, and the area allocated as the startup result report area in the common memory 300. Notify the slave computer system and save the common memory 3
The reference flag of 00 is set to "0'", the startup data is stored in the startup data storage area of the common memory 300, and the startup data is sent to the input/output control device of the own system for startup.
入出力制御装置は、入出力起動指示を受け取ると、入出
力制御動作を行い、入出力動作完了時に起動結果報告を
共通メモリ300の起動結果報告領域に格納するように
構成されている。The input/output control device is configured to perform input/output control operations upon receiving an input/output activation instruction, and store an activation result report in the activation result report area of the common memory 300 upon completion of the input/output operation.
従系の計算機システムは、主系の計算機システムの異常
を検出したとき、共通メモリ300の起動データ保存領
域を参照して起動結果報告領域を読み取り、起動結果が
正常終了を示していると判断した場合には、共通メモリ
300の入出力データ領域のデータを使用して二重化シ
ステムとしての動作を継続するように構成されている。When the slave computer system detects an abnormality in the main computer system, it refers to the startup data storage area of the common memory 300, reads the startup result report area, and determines that the startup result indicates normal termination. In this case, the system is configured to continue operating as a duplex system using data in the input/output data area of the common memory 300.
〔実施例]
第2図は本発明の1実施例のブロック図、第3図は共通
メモリ制御部の構成例を示すブロック図、第4図は共通
メモリのレイアウトの例を示す図である。図において、
100Aと100Bは中央処理装置、200Aと200
’Bはメモリ、300は共通メモリ、310は共通メモ
リの制御部、311は制御レジスタ、312はマイクロ
プロセッサ、320は共通メモリのメモリ部、400^
と400Bは入出力制御装置、500は切換スイッチ、
600は入出力装置をそれぞれ示している。また、■、
■、・・・は動作順序を示す。[Embodiment] FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a block diagram showing an example of the configuration of a common memory control section, and FIG. 4 is a diagram showing an example of the layout of the common memory. In the figure,
100A and 100B are central processing units, 200A and 200
'B is a memory, 300 is a common memory, 310 is a common memory control unit, 311 is a control register, 312 is a microprocessor, 320 is a common memory memory unit, 400^
and 400B are input/output control devices, 500 is a changeover switch,
Reference numeral 600 indicates input/output devices. Also, ■,
■, . . . indicate the order of operation.
中央処理装置100A、メモリ200Aおよび入出力制
御装置400AはA系の計算機システムを構成しており
、中央処理装置100B、メモリ200Bおよび入出力
制御装置400BはB系の計算機システムを構成してい
る。中央処理装置100Aは中央処理袋’f1100
Bの状態を監視しており、同様に中央処理装置100B
は中央処理装置xooAの状態を監視している。共通メ
モl7300は、A系およびB系によって共用される。The central processing unit 100A, memory 200A, and input/output control device 400A constitute an A-system computer system, and the central processing unit 100B, memory 200B, and input/output control device 400B constitute a B-system computer system. The central processing unit 100A is a central processing bag 'f1100
Similarly, the central processing unit 100B is monitoring the state of the central processing unit 100B.
monitors the status of central processing unit xooA. The common memory 17300 is shared by the A system and the B system.
共通メモリ300は、制御部310およびメモリ部32
0から構成されている。制御部310は、制御レジスタ
、マイクロプロセッサ、制御記憶および共通メモリ・ク
リア回路を有している。第3図に示すように、制御レジ
スタ311は、ステータス、コマンド及びコマンドの詳
細を記憶する。メモリ部320は、第4図に示すような
レイアウトを有している。即ち、メモリ部320は、入
出力データ領域、入出力制御装置への起動データ保存領
域および入出力制御装置の起動結果報告領域を有してい
る。The common memory 300 includes a control section 310 and a memory section 32.
Consists of 0. Control section 310 includes control registers, a microprocessor, control storage, and common memory clear circuitry. As shown in FIG. 3, control register 311 stores status, commands, and command details. The memory section 320 has a layout as shown in FIG. That is, the memory unit 320 has an input/output data area, an activation data storage area for the input/output control device, and an activation result reporting area for the input/output control device.
また、所定長のデータ単位毎に参照フラグが設けられて
いる。参照フラグの仕様は、次の通りである。Further, a reference flag is provided for each data unit of a predetermined length. The specifications of the reference flag are as follows.
■ “0”の状態でシステムからアクセス(読み/書き
の何れでも良い)があると、“1”に変化する。■ When accessed from the system (either reading or writing is fine) while it is in the “0” state, it changes to “1”.
■ 参照フラグは最低1バイトに1個ある。2バイト毎
以上に1個にするか否かはシステムのメモリの使い方に
よる。■ There is at least one reference flag per byte. Whether or not to set one for every 2 bytes or more depends on how the system memory is used.
■ 共通メモリの制御部からは各参照フラグ毎に“1”
または“0パを確認できる。■ “1” is sent from the common memory control unit to each reference flag.
Or “I can confirm 0pa.
■ パワーオン時には“0゛になる。但し、■の機能を
使用して共通メモリの制御部に行わせても良い。■ When the power is turned on, it becomes "0". However, it is also possible to use the function (■) and have the control unit of the common memory perform this operation.
共通メモリの制御部310は、
(a) アドレスを指定して、それに対応する参照フ
ラグを“0”にする。The common memory control unit 310: (a) specifies an address and sets the corresponding reference flag to "0";
ら)アドレスの範囲を指定して、それに対応する参照フ
ラグのうち1”になっているものを調べる。(2) Specify a range of addresses and check which of the corresponding reference flags are set to 1.
などの機能を有している。入出力制御装置400Aおよ
び400Bは、共通メモリ300をアクセスすることが
出来る。入出力制御装置400A、 400Bは、動作
完了時に結果報告を起動結果報告領域に転送する。It has the following functions. Input/output control devices 400A and 400B can access common memory 300. The input/output control devices 400A and 400B transfer the result report to the startup result report area upon completion of the operation.
起動結果報告領域のアドレスは、起動時に指定される。The address of the activation result report area is specified at the time of activation.
切換スイッチ500は、入出力装置600を入出力制御
袋f400Aまたは400Bに接続する。The changeover switch 500 connects the input/output device 600 to the input/output control bag f400A or 400B.
A系が主系、B系が従系、且つデータ入力の場合につい
て第2図の実施例の動作を説明する。The operation of the embodiment shown in FIG. 2 will be described in the case where system A is the main system, system B is the slave system, and data input is performed.
■ 共通メモリ内の使い方(レイアウト)をA系および
B系の間で了解しておく。■ The usage (layout) of the common memory should be understood between A and B systems.
■ A系で起動原因が発生したら使用する共通メモリ内
のエリアの参照フラグを“0゛にするように共通メモリ
制御部に指示する。その対象は、起動データ保存領域、
起動結果報告領域および入出力データ領域である。■ When a startup cause occurs in the A system, instruct the common memory control unit to set the reference flag of the area in the common memory to be used to "0".The target is the startup data storage area,
These are a startup result report area and an input/output data area.
■ A系から起動データを共通メモリに書き込む。■ Write startup data from A system to common memory.
■ A系から入出力制御装置を起動する。この際の起動
データは■の起動データと同じものである。■ Start the input/output control device from the A system. The startup data at this time is the same as the startup data in (3).
■ 入出力制御装置からデータ入力が始まる。■ Data input begins from the input/output control device.
■ ここで、A系システムで異常が発生したと仮定する
。■Here, assume that an abnormality has occurred in the A system.
■′A系のシステム制御権をB系が引き継ぐ。■'B system takes over the system control authority of A system.
■ B系は予め了解している起動データ保存領域に対し
て参照フラグ゛1″の部分を共通メモリ制御部に探させ
、“1”のアドレスを入手する。(2) The B system causes the common memory control unit to search for the part of the reference flag "1" in the start-up data storage area known in advance, and obtains the address of "1".
■ ■のデータをもとに起動結果報告領域の参照フラグ
を共通メモリ制御部に確認させる。■ Based on the data in ■, make the common memory control unit check the reference flag of the startup result report area.
0“の場合には、一定時間(起動時に起動データ保存領
域に事前に格納しておくのが良い)待ったのち、再び調
べる。そこで“1”ならば下記の“1”の処理へ、“0
”ならばA系では入力系も故障を生じているので、入力
データの引継ぎを断念する。If it is "0", wait for a certain period of time (preferably store it in the startup data storage area at startup) and then check again.If it is "1", proceed to the process for "1" below.
``Then, the input system of system A has also failed, so we give up on taking over the input data.
“′1°′のとき、起動結果の内容を確認し、正常終了
であれば、■へ進み、異常終了であれば入力データの引
継ぎを断念する。"When '1°', check the contents of the activation result, and if it ends normally, proceed to (2); if it ends abnormally, give up taking over the input data.
■ 確認のため指定長のデータが入力しているか否を参
照フラグで確認する。■ For confirmation, use the reference flag to check whether data of the specified length has been input.
[相] 関連した参照フラグをB系から共通メモリの制
御部に対して“0”にするように指示する。[Phase] The B system instructs the control unit of the common memory to set the related reference flag to "0".
■ 人力したデータを参照してシステムとして処理を続
ける。なお、切換スイッチは■の処理終了後に切り換え
られる。■ Continue processing as a system by referring to manually generated data. Note that the changeover switch is switched after the process (3) is completed.
以上はデータ入力についての説明であるが、データ出力
についても同様に行うことができる。但し、送出したい
データ自体は共通メモリ内にあるので、故障系で出力系
のハードウェアが故障しても新しい系で再送することも
出来る。The above description is about data input, but the same can be done about data output. However, since the data to be sent is in the common memory, even if the output system hardware fails in a failed system, it can be retransmitted on a new system.
以上の説明から明らかなように、本発明によれば、入出
力起動をかけた系が動作完了前に故障してもデータ入力
系が故障していない限り、そのデータをを効にすること
が可能であり、再送が困難なデータを受信する場合に効
果的であり、システムの信頼性を高めることが出来る。As is clear from the above explanation, according to the present invention, even if the input/output activation system fails before the operation is completed, the data can be made valid as long as the data input system does not fail. This is effective when receiving data that is difficult to retransmit, and can improve system reliability.
また、このために必要なハードウェアが共通メモリと言
う部材1つだけに集中しており、色々な要素に少しずつ
手を加える方法でない点も1つのメリットである。Another advantage is that the hardware required for this is concentrated in just one component, the common memory, and there is no need to modify various elements piece by piece.
第1図は本発明の原理図、第2図は本発明の1実施例の
ブロック図、第3図は共通メモリ制御部の構成例のブロ
ック図、第4図は共通メモリのレイアウトの例を示す図
である。
10〇八と100B・・・中央処理装置、200Aと2
00B・・・メモリ、300・・・共通メモリ、310
・・・共通メモリの制御部、311・・・制御レジスタ
、312・・・マイクロプロセッサ、320・・・共通
メモリのメモリ部、400Aと400B・・・入出力制
御装置、500・・・切換スイッチ、600・・・入出
力装置。
特許出願人 株式会社ピーエフニーFIG. 1 is a diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a block diagram of an example of the configuration of a common memory control section, and FIG. 4 is an example of the layout of the common memory. FIG. 1008 and 100B...Central processing unit, 200A and 2
00B...Memory, 300...Common memory, 310
... common memory control section, 311 ... control register, 312 ... microprocessor, 320 ... common memory memory section, 400A and 400B ... input/output control device, 500 ... changeover switch , 600... input/output device. Patent applicant: Pfn Co., Ltd.
Claims (1)
入出力制御装置(400A)を有するA系の計算機シス
テムと、 中央処理装置(100B)、メモリ(200B)および
入出力制御装置(400B)を有するB系の計算機シス
テムと、 入出力装置(600)と、 入出力装置(600)を入出力制御装置(400A)と
入出力制御装置(400B)の何れか一方に接続する切
換スイッチ(500)と、 所定長のデータ単位毎に参照フラグが設けられ、参照フ
ラグが“0”の状態の下でアクセスされると参照フラグ
が“1”になるように構成されると共に、A系の計算機
システム及びB系の計算機システムの両方からアクセス
可能な共通メモリ(300)と を具備する二重化システムにおいて、 主系の計算機システムは、入出力操作を行おうとする際
、共通メモリにおける入出力データ領域として割り当て
られた領域、起動データ保存領域として割り当てられた
領域および起動結果報告領域として割り当てられた領域
を従系の計算機システムに通知し、共通メモリ(300
)の参照フラグを“0”とし、起動データを共通メモリ
(300)の起動データ保存領域に格納し、自系の入出
力制御装置に起動データを送って起動するように構成さ
れ、入出力制御装置(400A、400B)は、入出力
起動指示を受け取ると、入出力制御動作を行い、入出力
動作完了時に起動結果報告を共通メモリ(300)の起
動結果報告領域に格納するように構成され、従系の計算
機システムは、主系の計算機システムの異常を検出した
とき、共通メモリ(300)の起動データ保存領域を参
照して起動結果報告領域を読み取り、起動結果が正常終
了を示していると判断した場合には、共通メモリ(30
0)の入出力データ領域のデータを使用して二重化シス
テムとしての動作を継続するように構成されている ことを特徴とする共通メモリ制御方式。[Claims] An A-based computer system having a central processing unit (100A), a memory (200A), and an input/output control device (400A), a central processing unit (100B), a memory (200B), and an input/output control device. (400B), an input/output device (600), and a switch that connects the input/output device (600) to either the input/output control device (400A) or the input/output control device (400B). A switch (500) is configured such that a reference flag is provided for each data unit of a predetermined length, and the reference flag becomes "1" when accessed while the reference flag is "0". In a redundant system that includes a common memory (300) that can be accessed from both the system computer system and the system B computer system, when the main system computer system attempts to perform an input/output operation, it The area allocated as the data area, the area allocated as the startup data storage area, and the area allocated as the startup result report area is notified to the slave computer system, and the common memory (300
) is set to "0", the startup data is stored in the startup data storage area of the common memory (300), and the startup data is sent to the input/output control device of the own system for startup. The devices (400A, 400B) are configured to perform an input/output control operation upon receiving the input/output activation instruction, and store an activation result report in the activation result report area of the common memory (300) when the input/output operation is completed; When the slave computer system detects an abnormality in the main computer system, it refers to the startup data storage area of the common memory (300) and reads the startup result report area, and if the startup result indicates normal termination. If it is determined, the common memory (30
A common memory control method characterized in that the common memory control method is configured to continue operating as a duplex system using data in the input/output data area of 0).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154013A JPH0642239B2 (en) | 1988-06-22 | 1988-06-22 | Common memory control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154013A JPH0642239B2 (en) | 1988-06-22 | 1988-06-22 | Common memory control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01320563A true JPH01320563A (en) | 1989-12-26 |
| JPH0642239B2 JPH0642239B2 (en) | 1994-06-01 |
Family
ID=15575000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154013A Expired - Lifetime JPH0642239B2 (en) | 1988-06-22 | 1988-06-22 | Common memory control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642239B2 (en) |
-
1988
- 1988-06-22 JP JP63154013A patent/JPH0642239B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642239B2 (en) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01320563A (en) | Common memory control method | |
| KR960032191A (en) | Protocols and systems | |
| JPH01271856A (en) | Battery back-up memory | |
| JP3105029B2 (en) | Redundant controller | |
| JPH0656604B2 (en) | Information processing equipment | |
| JP3112280B2 (en) | Computer system | |
| JPS6129025B2 (en) | ||
| KR100283009B1 (en) | Redundant Architecture of Processor Boards in Exchanges | |
| JP2904266B2 (en) | Memory connection controller that can cope with bus degradation | |
| JPH0827761B2 (en) | Dual-system simultaneous writing method for dual memory | |
| JP3097083B2 (en) | Data processing device | |
| JPH02501602A (en) | Mirror disk RAM system | |
| KR100249809B1 (en) | A continuous memory backup apparatus and method | |
| KR19980055992A (en) | Data redundancy device of electronic switch | |
| JPH01296352A (en) | Duplex processor | |
| JPS63153655A (en) | Memory access control system | |
| JPS59121525A (en) | Subchannel control system | |
| JPH0442462A (en) | Magnetic disk subsystem | |
| JPH04273516A (en) | Magnetic disk device | |
| JPS636640A (en) | document editing device | |
| JPS62217329A (en) | Backup system for multi-system | |
| JPH1131085A (en) | Duplex system | |
| JPH05313831A (en) | Control system for duplexed volume | |
| JPH0413346A (en) | electronic exchange | |
| JPH01284932A (en) | Access device to internal memory area |