JPH01320563A - 共通メモリ制御方式 - Google Patents
共通メモリ制御方式Info
- Publication number
- JPH01320563A JPH01320563A JP63154013A JP15401388A JPH01320563A JP H01320563 A JPH01320563 A JP H01320563A JP 63154013 A JP63154013 A JP 63154013A JP 15401388 A JP15401388 A JP 15401388A JP H01320563 A JPH01320563 A JP H01320563A
- Authority
- JP
- Japan
- Prior art keywords
- input
- common memory
- data
- startup
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000012545 processing Methods 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
二重化システムにおける共通メモリの制御方式従来のチ
エツク・ポイント方式では、片系異常時に基本的にその
時に入力中のデータが無効になってしまうことを解決す
るために、 両系からアクセス可能な共通メモリを活用し、その共通
メモリにデータ入力の正常終了を確認できる手段を付加
することにより、入力データの継続利用を可能にしたも
のである。
エツク・ポイント方式では、片系異常時に基本的にその
時に入力中のデータが無効になってしまうことを解決す
るために、 両系からアクセス可能な共通メモリを活用し、その共通
メモリにデータ入力の正常終了を確認できる手段を付加
することにより、入力データの継続利用を可能にしたも
のである。
本発明は、二重化システムにおける共通メモリ制御方式
に関するものである。本発明は、データ入力の消失およ
び再入力がシステムにとって影響の大なる場合に適用し
て特に有効である。
に関するものである。本発明は、データ入力の消失およ
び再入力がシステムにとって影響の大なる場合に適用し
て特に有効である。
ハードウェア/ソフトウェアの両方の意味でシステムに
異常が生ずると、二重化システムにおいては系を切り替
えた後、事前に記録されているチエツク・ポイントに遡
って処理を継続する。従って、この間に入力データがあ
ると、再入力が必要となる。
異常が生ずると、二重化システムにおいては系を切り替
えた後、事前に記録されているチエツク・ポイントに遡
って処理を継続する。従って、この間に入力データがあ
ると、再入力が必要となる。
実験データ等の場合には、一過性が強く再入力が不可で
あったり、可能であってもそのためには真人な費用を必
要とする場合があり、問題が大きい。
あったり、可能であってもそのためには真人な費用を必
要とする場合があり、問題が大きい。
本発明は、この点に鑑みて創作されたものであって、二
重化システムに共通メモリを設け、共通メモリを使用し
て片系異常時においても、データを有効に使用できるよ
うになった共通メモリ制御方式を提供することを目的と
している。
重化システムに共通メモリを設け、共通メモリを使用し
て片系異常時においても、データを有効に使用できるよ
うになった共通メモリ制御方式を提供することを目的と
している。
〔課題を解決するための手段]
システムとして異常が発生したとしても、データ入力系
のハードウェア異常でない場合には、データの取込みは
継続して受け入れることが可能な場合が多い。本発明は
、二重化システムの場合、系が切り替わっても、その切
り替わった系からも引続きアクセス可能な共用メモリを
活用してデータを引き継ぐものである。但し、この際、
重要な点は、データ入力が正常終了したことを共通メモ
リ自体のみで確認できることである。本発明は、これを
共通メモリ内のデータ単位毎に参照フラグを設けて対応
するものである。
のハードウェア異常でない場合には、データの取込みは
継続して受け入れることが可能な場合が多い。本発明は
、二重化システムの場合、系が切り替わっても、その切
り替わった系からも引続きアクセス可能な共用メモリを
活用してデータを引き継ぐものである。但し、この際、
重要な点は、データ入力が正常終了したことを共通メモ
リ自体のみで確認できることである。本発明は、これを
共通メモリ内のデータ単位毎に参照フラグを設けて対応
するものである。
本発明の二重化システムは、A系の計算機システムと、
B系の計算機システムと、共通メモリ300と、入出力
装置600と、切換スイッチ500とを具備している。
B系の計算機システムと、共通メモリ300と、入出力
装置600と、切換スイッチ500とを具備している。
A系の計算機システムは、中央処理装置100A、メモ
リ200Aおよび入出力制御装置400Aを有し、B系
の計算機システムは、中央処理装置100B、メモ’J
20OBおよび入出力制御装置400Bを有している。
リ200Aおよび入出力制御装置400Aを有し、B系
の計算機システムは、中央処理装置100B、メモ’J
20OBおよび入出力制御装置400Bを有している。
切換スイッチ600は、入出力装置600を入出力制御
装置400Aと入出力制御装?2400Bの何れか一方
に接続する。共通メモリ300は、所定のデータ単位毎
に設けられた参照フラグを有しており、参照フラグが“
0”の状態の下でアクセスされると参照フラグが“1”
になるように構成される。共通メモリ300は、A系の
計算機システム及びB系の計算機システムの両方からア
クセス可能である。
装置400Aと入出力制御装?2400Bの何れか一方
に接続する。共通メモリ300は、所定のデータ単位毎
に設けられた参照フラグを有しており、参照フラグが“
0”の状態の下でアクセスされると参照フラグが“1”
になるように構成される。共通メモリ300は、A系の
計算機システム及びB系の計算機システムの両方からア
クセス可能である。
主系の計算機システムは、入出力操作を行おうとする際
、共通メモリ300における入出力データ領域として割
り当てられた領域、起動データ保存領域として割り当て
られた領域および起動結果報告領域として割り当てられ
た領域を従系の計算機システムに通知し、共通メモリ3
00の参照フラグを“0′″とし、起動データを共通メ
モリ300の起動データ保存領域に格納し、自系の入出
力制御装置に起動データを送って起動するように構成さ
れている。
、共通メモリ300における入出力データ領域として割
り当てられた領域、起動データ保存領域として割り当て
られた領域および起動結果報告領域として割り当てられ
た領域を従系の計算機システムに通知し、共通メモリ3
00の参照フラグを“0′″とし、起動データを共通メ
モリ300の起動データ保存領域に格納し、自系の入出
力制御装置に起動データを送って起動するように構成さ
れている。
入出力制御装置は、入出力起動指示を受け取ると、入出
力制御動作を行い、入出力動作完了時に起動結果報告を
共通メモリ300の起動結果報告領域に格納するように
構成されている。
力制御動作を行い、入出力動作完了時に起動結果報告を
共通メモリ300の起動結果報告領域に格納するように
構成されている。
従系の計算機システムは、主系の計算機システムの異常
を検出したとき、共通メモリ300の起動データ保存領
域を参照して起動結果報告領域を読み取り、起動結果が
正常終了を示していると判断した場合には、共通メモリ
300の入出力データ領域のデータを使用して二重化シ
ステムとしての動作を継続するように構成されている。
を検出したとき、共通メモリ300の起動データ保存領
域を参照して起動結果報告領域を読み取り、起動結果が
正常終了を示していると判断した場合には、共通メモリ
300の入出力データ領域のデータを使用して二重化シ
ステムとしての動作を継続するように構成されている。
〔実施例]
第2図は本発明の1実施例のブロック図、第3図は共通
メモリ制御部の構成例を示すブロック図、第4図は共通
メモリのレイアウトの例を示す図である。図において、
100Aと100Bは中央処理装置、200Aと200
’Bはメモリ、300は共通メモリ、310は共通メモ
リの制御部、311は制御レジスタ、312はマイクロ
プロセッサ、320は共通メモリのメモリ部、400^
と400Bは入出力制御装置、500は切換スイッチ、
600は入出力装置をそれぞれ示している。また、■、
■、・・・は動作順序を示す。
メモリ制御部の構成例を示すブロック図、第4図は共通
メモリのレイアウトの例を示す図である。図において、
100Aと100Bは中央処理装置、200Aと200
’Bはメモリ、300は共通メモリ、310は共通メモ
リの制御部、311は制御レジスタ、312はマイクロ
プロセッサ、320は共通メモリのメモリ部、400^
と400Bは入出力制御装置、500は切換スイッチ、
600は入出力装置をそれぞれ示している。また、■、
■、・・・は動作順序を示す。
中央処理装置100A、メモリ200Aおよび入出力制
御装置400AはA系の計算機システムを構成しており
、中央処理装置100B、メモリ200Bおよび入出力
制御装置400BはB系の計算機システムを構成してい
る。中央処理装置100Aは中央処理袋’f1100
Bの状態を監視しており、同様に中央処理装置100B
は中央処理装置xooAの状態を監視している。共通メ
モl7300は、A系およびB系によって共用される。
御装置400AはA系の計算機システムを構成しており
、中央処理装置100B、メモリ200Bおよび入出力
制御装置400BはB系の計算機システムを構成してい
る。中央処理装置100Aは中央処理袋’f1100
Bの状態を監視しており、同様に中央処理装置100B
は中央処理装置xooAの状態を監視している。共通メ
モl7300は、A系およびB系によって共用される。
共通メモリ300は、制御部310およびメモリ部32
0から構成されている。制御部310は、制御レジスタ
、マイクロプロセッサ、制御記憶および共通メモリ・ク
リア回路を有している。第3図に示すように、制御レジ
スタ311は、ステータス、コマンド及びコマンドの詳
細を記憶する。メモリ部320は、第4図に示すような
レイアウトを有している。即ち、メモリ部320は、入
出力データ領域、入出力制御装置への起動データ保存領
域および入出力制御装置の起動結果報告領域を有してい
る。
0から構成されている。制御部310は、制御レジスタ
、マイクロプロセッサ、制御記憶および共通メモリ・ク
リア回路を有している。第3図に示すように、制御レジ
スタ311は、ステータス、コマンド及びコマンドの詳
細を記憶する。メモリ部320は、第4図に示すような
レイアウトを有している。即ち、メモリ部320は、入
出力データ領域、入出力制御装置への起動データ保存領
域および入出力制御装置の起動結果報告領域を有してい
る。
また、所定長のデータ単位毎に参照フラグが設けられて
いる。参照フラグの仕様は、次の通りである。
いる。参照フラグの仕様は、次の通りである。
■ “0”の状態でシステムからアクセス(読み/書き
の何れでも良い)があると、“1”に変化する。
の何れでも良い)があると、“1”に変化する。
■ 参照フラグは最低1バイトに1個ある。2バイト毎
以上に1個にするか否かはシステムのメモリの使い方に
よる。
以上に1個にするか否かはシステムのメモリの使い方に
よる。
■ 共通メモリの制御部からは各参照フラグ毎に“1”
または“0パを確認できる。
または“0パを確認できる。
■ パワーオン時には“0゛になる。但し、■の機能を
使用して共通メモリの制御部に行わせても良い。
使用して共通メモリの制御部に行わせても良い。
共通メモリの制御部310は、
(a) アドレスを指定して、それに対応する参照フ
ラグを“0”にする。
ラグを“0”にする。
ら)アドレスの範囲を指定して、それに対応する参照フ
ラグのうち1”になっているものを調べる。
ラグのうち1”になっているものを調べる。
などの機能を有している。入出力制御装置400Aおよ
び400Bは、共通メモリ300をアクセスすることが
出来る。入出力制御装置400A、 400Bは、動作
完了時に結果報告を起動結果報告領域に転送する。
び400Bは、共通メモリ300をアクセスすることが
出来る。入出力制御装置400A、 400Bは、動作
完了時に結果報告を起動結果報告領域に転送する。
起動結果報告領域のアドレスは、起動時に指定される。
切換スイッチ500は、入出力装置600を入出力制御
袋f400Aまたは400Bに接続する。
袋f400Aまたは400Bに接続する。
A系が主系、B系が従系、且つデータ入力の場合につい
て第2図の実施例の動作を説明する。
て第2図の実施例の動作を説明する。
■ 共通メモリ内の使い方(レイアウト)をA系および
B系の間で了解しておく。
B系の間で了解しておく。
■ A系で起動原因が発生したら使用する共通メモリ内
のエリアの参照フラグを“0゛にするように共通メモリ
制御部に指示する。その対象は、起動データ保存領域、
起動結果報告領域および入出力データ領域である。
のエリアの参照フラグを“0゛にするように共通メモリ
制御部に指示する。その対象は、起動データ保存領域、
起動結果報告領域および入出力データ領域である。
■ A系から起動データを共通メモリに書き込む。
■ A系から入出力制御装置を起動する。この際の起動
データは■の起動データと同じものである。
データは■の起動データと同じものである。
■ 入出力制御装置からデータ入力が始まる。
■ ここで、A系システムで異常が発生したと仮定する
。
。
■′A系のシステム制御権をB系が引き継ぐ。
■ B系は予め了解している起動データ保存領域に対し
て参照フラグ゛1″の部分を共通メモリ制御部に探させ
、“1”のアドレスを入手する。
て参照フラグ゛1″の部分を共通メモリ制御部に探させ
、“1”のアドレスを入手する。
■ ■のデータをもとに起動結果報告領域の参照フラグ
を共通メモリ制御部に確認させる。
を共通メモリ制御部に確認させる。
0“の場合には、一定時間(起動時に起動データ保存領
域に事前に格納しておくのが良い)待ったのち、再び調
べる。そこで“1”ならば下記の“1”の処理へ、“0
”ならばA系では入力系も故障を生じているので、入力
データの引継ぎを断念する。
域に事前に格納しておくのが良い)待ったのち、再び調
べる。そこで“1”ならば下記の“1”の処理へ、“0
”ならばA系では入力系も故障を生じているので、入力
データの引継ぎを断念する。
“′1°′のとき、起動結果の内容を確認し、正常終了
であれば、■へ進み、異常終了であれば入力データの引
継ぎを断念する。
であれば、■へ進み、異常終了であれば入力データの引
継ぎを断念する。
■ 確認のため指定長のデータが入力しているか否を参
照フラグで確認する。
照フラグで確認する。
[相] 関連した参照フラグをB系から共通メモリの制
御部に対して“0”にするように指示する。
御部に対して“0”にするように指示する。
■ 人力したデータを参照してシステムとして処理を続
ける。なお、切換スイッチは■の処理終了後に切り換え
られる。
ける。なお、切換スイッチは■の処理終了後に切り換え
られる。
以上はデータ入力についての説明であるが、データ出力
についても同様に行うことができる。但し、送出したい
データ自体は共通メモリ内にあるので、故障系で出力系
のハードウェアが故障しても新しい系で再送することも
出来る。
についても同様に行うことができる。但し、送出したい
データ自体は共通メモリ内にあるので、故障系で出力系
のハードウェアが故障しても新しい系で再送することも
出来る。
以上の説明から明らかなように、本発明によれば、入出
力起動をかけた系が動作完了前に故障してもデータ入力
系が故障していない限り、そのデータをを効にすること
が可能であり、再送が困難なデータを受信する場合に効
果的であり、システムの信頼性を高めることが出来る。
力起動をかけた系が動作完了前に故障してもデータ入力
系が故障していない限り、そのデータをを効にすること
が可能であり、再送が困難なデータを受信する場合に効
果的であり、システムの信頼性を高めることが出来る。
また、このために必要なハードウェアが共通メモリと言
う部材1つだけに集中しており、色々な要素に少しずつ
手を加える方法でない点も1つのメリットである。
う部材1つだけに集中しており、色々な要素に少しずつ
手を加える方法でない点も1つのメリットである。
第1図は本発明の原理図、第2図は本発明の1実施例の
ブロック図、第3図は共通メモリ制御部の構成例のブロ
ック図、第4図は共通メモリのレイアウトの例を示す図
である。 10〇八と100B・・・中央処理装置、200Aと2
00B・・・メモリ、300・・・共通メモリ、310
・・・共通メモリの制御部、311・・・制御レジスタ
、312・・・マイクロプロセッサ、320・・・共通
メモリのメモリ部、400Aと400B・・・入出力制
御装置、500・・・切換スイッチ、600・・・入出
力装置。 特許出願人 株式会社ピーエフニー
ブロック図、第3図は共通メモリ制御部の構成例のブロ
ック図、第4図は共通メモリのレイアウトの例を示す図
である。 10〇八と100B・・・中央処理装置、200Aと2
00B・・・メモリ、300・・・共通メモリ、310
・・・共通メモリの制御部、311・・・制御レジスタ
、312・・・マイクロプロセッサ、320・・・共通
メモリのメモリ部、400Aと400B・・・入出力制
御装置、500・・・切換スイッチ、600・・・入出
力装置。 特許出願人 株式会社ピーエフニー
Claims (1)
- 【特許請求の範囲】 中央処理装置(100A)、メモリ(200A)および
入出力制御装置(400A)を有するA系の計算機シス
テムと、 中央処理装置(100B)、メモリ(200B)および
入出力制御装置(400B)を有するB系の計算機シス
テムと、 入出力装置(600)と、 入出力装置(600)を入出力制御装置(400A)と
入出力制御装置(400B)の何れか一方に接続する切
換スイッチ(500)と、 所定長のデータ単位毎に参照フラグが設けられ、参照フ
ラグが“0”の状態の下でアクセスされると参照フラグ
が“1”になるように構成されると共に、A系の計算機
システム及びB系の計算機システムの両方からアクセス
可能な共通メモリ(300)と を具備する二重化システムにおいて、 主系の計算機システムは、入出力操作を行おうとする際
、共通メモリにおける入出力データ領域として割り当て
られた領域、起動データ保存領域として割り当てられた
領域および起動結果報告領域として割り当てられた領域
を従系の計算機システムに通知し、共通メモリ(300
)の参照フラグを“0”とし、起動データを共通メモリ
(300)の起動データ保存領域に格納し、自系の入出
力制御装置に起動データを送って起動するように構成さ
れ、入出力制御装置(400A、400B)は、入出力
起動指示を受け取ると、入出力制御動作を行い、入出力
動作完了時に起動結果報告を共通メモリ(300)の起
動結果報告領域に格納するように構成され、従系の計算
機システムは、主系の計算機システムの異常を検出した
とき、共通メモリ(300)の起動データ保存領域を参
照して起動結果報告領域を読み取り、起動結果が正常終
了を示していると判断した場合には、共通メモリ(30
0)の入出力データ領域のデータを使用して二重化シス
テムとしての動作を継続するように構成されている ことを特徴とする共通メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154013A JPH0642239B2 (ja) | 1988-06-22 | 1988-06-22 | 共通メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154013A JPH0642239B2 (ja) | 1988-06-22 | 1988-06-22 | 共通メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01320563A true JPH01320563A (ja) | 1989-12-26 |
| JPH0642239B2 JPH0642239B2 (ja) | 1994-06-01 |
Family
ID=15575000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154013A Expired - Lifetime JPH0642239B2 (ja) | 1988-06-22 | 1988-06-22 | 共通メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642239B2 (ja) |
-
1988
- 1988-06-22 JP JP63154013A patent/JPH0642239B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642239B2 (ja) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01320563A (ja) | 共通メモリ制御方式 | |
| KR960032191A (ko) | 프로토콜 및 시스템 | |
| JPH01271856A (ja) | バツテリーバツクアツプメモリ装置 | |
| JP3105029B2 (ja) | 二重化制御装置 | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| JP3112280B2 (ja) | 計算機システム | |
| JPS6129025B2 (ja) | ||
| KR100283009B1 (ko) | 교환기에서 프로세서 보드의 이중화 구조 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JP3097083B2 (ja) | データ処理装置 | |
| JPH02501602A (ja) | ミラーディスクramシステム | |
| KR100249809B1 (ko) | 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법 | |
| KR19980055992A (ko) | 전전자 교환기의 데이터 이중화 장치 | |
| JPH01296352A (ja) | 二重化処理装置 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS59121525A (ja) | サブチヤネル制御方式 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPH04273516A (ja) | 磁気ディスク装置 | |
| JPS636640A (ja) | 文書編集装置 | |
| JPS62217329A (ja) | マルチシステムにおけるバツクアツプ方式 | |
| JPH1131085A (ja) | 二重化システム | |
| JPH05313831A (ja) | 二重化ボリュームの制御方式 | |
| JPH0413346A (ja) | 電子交換機 | |
| JPH01284932A (ja) | 内部メモリ領域へのアクセス装置 |