JPH01320803A - 演算増幅器のオフセット電圧調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、演算増幅器を用いた電子回路一般において
その演算増幅器のオフセット電圧誤差を調整するための
回路に関するものである。

［従来の技術］ 第２図は例えば日本電気株式会社発行「産業用リニアＩ
Ｃデータブック１９８７年」第３１頁図４（ｂ）に示さ
れた従来の演算増幅器のオフセット電圧調整回路を示す
回路図であり、図において、２１は演算増幅器２２を有
する演算回路、２３は演算増幅器２２の非反転入力（＋
）に接続された可調整電圧回路で、可変抵抗器２４と抵
抗分圧回路とにより構成されている。なお、Ｒｉ、Ｒｆ
は演算回路２１における抵抗、Ｖｉ、Ｖｏはそれぞれ演
算回路２１の入力電圧、出力電圧である。

次に動作について説明する。演算増幅器２２の入力オフ
セット電圧をＶ工。とすると、演算回路７の出力電圧Ｖ
ｏには、（Ｒｆ／Ｒｉ）・Ｖ工。なる誤差が発生する。

この誤差は、演算増幅器２２の非反転入力（＋）に、−
Ｖ工。なる電圧を印加することに°よって打ち消すこと
ができる。そこで、従来、可調整電圧回路２３の可変抵
抗器２４を調整することにより、−Ｖ工。を設定しこれ
を演算増幅器２２の非反転入力（＋）へ加え、入力オフ
セット電圧ＶＩｏを打ち消している。

［発明が解決しようとする課題］ 一般に個々の演算増幅器には、入力オフセット電圧にバ
ラツキがあるため、複数の演算増幅器を用いた演算回路
では、各演算増幅器ごとに前述したような可調整電圧回
路２３をそなえる必要があるため、部品点数が増加して
回路の小形化の障害となるほか、各可調整電圧回路２３
ごとに電圧調整を行なわなければならず調整時間が増大
し、さらには可変抵抗器２４等の可動部品の増加により
信頼性の低下を招くなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、複数の演算増幅器をそなえた演算回路に対して
も回路の簡素化・小形化を実現し調整時間の短縮および
信頼性の向上をはかりながら、各演算増幅器の入力オフ
セラ１へ電圧を調整できるようにした演算増幅器のオフ
セラ１〜電圧調整回路を得ることを目的とする。

［課題を解決するための手段］ この発明に係る演算増幅器のオフセラ１へ電圧調整回路
は、同一のＩＣチップ上に集積された複数の演算増幅器
の各非反転入力に、共通の可調整電圧回路を接続し、こ
の可調整電圧回路により上記の各非反転入力に所定のオ
フセット調整電圧を印加するものである。

［作　　　用コ この発明における演算増幅器のオフセット電圧調整回路
では、同一のＩＣチップ上に集積された複数の演算増幅
器は、個別のＩＣチップに集積されている演算増幅器に
比べて、入力オフセット電圧にバラツキが少なく特性が
そろっている。この特性を利用し、各演算増幅器に可調
整電圧回路を接続することで、１つの可調整電圧回路に
より、複数の演算増幅器の入力オフセット電圧が共通に
調整される。

［発明の実施例コ 以下、この発明の一実施例を図について説明する。第１
図において、１〜４はそれぞれ後述する演算増幅器１１
〜１４を構成要素とする独立した演算回路で、各演算増
幅器１１〜１４は、１つの同−ＩＣチップ１０の中に集
積されたものである。

そして、５は可調整電圧回路で、この回路５は、各演算
増幅器］１〜１４の非反転入力（＋）に接続され所定の
オフセット調整電圧（Ｖ工。）を印加するものである。

また、可調整電圧回路５は、電圧調整用の可変抵抗器６
を有するとともに、固定抵抗器７による抵抗分圧回路と
定電圧源（図示せず）とをそなえて構成されている。

次に動作について説明する。前述したように、一般に、
同一のＩＣチップ１０上に集積された演算増幅器１１〜
１４は、個別のＩＣチップに集積されている演算増幅器
に比べて入力オフセット電圧（Ｖ工。）にバラツキが少
なく個々の特性がそろっている。

本発明はこの特性を利用したものであり、各演算増幅器
１１〜１４の入力オフセット電圧の調整を１つの可調整
電圧回路５により一括して行なう。

即ち、各演算増幅器１１〜１４の入力オフセット電圧Ｖ
工。はほとんど同じであるので、可調整電圧回路５の可
変抵抗器６を調整することにより、−Ｖ工。を設定しこ
れを各演算増幅器１１〜１４の非反転入力（＋）へ加え
、入力オフセット電圧ＶＩｏを一括的に打ち消している
。なお、実際には、演算回路１〜４のうちで最も増幅度
の大きい回路についてオフセット電圧誤差がＯになるよ
うに、可変抵抗器６を調整する。

このように、本実施例の回路によれば、複数の演算増幅
器１１〜１４をそなえた回路°に対しても、１つの可調
整電圧回路５により各演算増幅器１１〜１４の入力オフ
セラ１電圧を調整できるので、回路が簡素化・小形化さ
れ、調整時間が大幅に短縮されるとともに、可動部品が
少なく回路の信頼性が向上するなどの利点が得られる。

なお、上記実施例では、演算増幅器が４つある場合につ
いて説明したが、本発明はこれに限定されるものではな
い。

［発明の効果コ 以上のように、この発明によれば、同一のＩＣチップ上
に集積された複数の演算増幅器の各非反転入力に共通の
可調整電圧回路を接続し、各演算増幅器の入力オフセッ
ト電圧を一括的に調整できるように構成したので、回路
を簡素化・小形化でき、調整時間を大幅に短縮できると
ともに、可動部品が少なくなって回路の信頼性の向上を
実現できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による演算増幅器のオフセ
ット電圧調整回路を示す回路図、第２図は従来の演算増
幅器のオフセラＩ・電圧調整回路を示す回路図である。 図において、１〜４−演算回路、５・・−可調整電圧回
路、１０・・−ＩＣチップ、１１〜１４・・・演算増幅
器。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。

Claims (1)

【特許請求の範囲】
1. 　同一のＩＣチップ上に集積された複数の演算増幅器の
   各非反転入力に共通の可調整電圧回路が接続され、上記
   可調整電圧回路により上記の各非反転入力に所定のオフ
   セット調整電圧が印加されることを特徴とする演算増幅
   器のオフセット電圧調整回路。