JPH04331504A - 高速応答高精度複合増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明の分野は、データ獲得シス
テム用の高精度増幅器であり、更に詳しくは、カスケー
ド接続された２つの集積回路演算増幅器（オペアンプ）
からなる高精度複合増幅器である。

【０００２】

【従来の技術】高精度増幅器は本技術分野で知られてい
る。ここにおいて用語として使用されている高精度は約
０．００５％の精度を必要とするものである。一般に、
増幅器から得られる精度はとりわけ増幅器の開ループ利
得に関係していることが知られている。高速動作を必要
としない用途においては、充分な利得を有する単一段の
オペアンプが商用的に利用されている。しかしながら、
高速オペアンプは高速性能を達成するために行われる兼
ね合いのために開ループ利得がかなり低い。ここで用語
として使用されている高速用途とは約７００ナノ秒（ｎ
Ｓ）の整定時間（ｓｅｔｔｌｉｎｇ　ｔｉｍｅ　）を必
要とする用途である。用途が高精度および高速の両方を
必要とする場合には、出力が必要な整定時間（７００ｎ
Ｓ）以内で、かつ必要な精度（０．００５％）以内に安
定しなければならないことを意味している。

【０００３】有効な単一段の高速オペアンプの利得の低
減のために、従来の高速高精度増幅器はしばしばカスケ
ード接続された２つの高速オペアンプで構成されていた
。この構成においては、この対のオペアンプの正味の利
得は個々の利得の積であり、これは高精度用には充分な
ものである。しかしながら、複合構成を安定化するため
に、補償ネットワークが必要である。従来の補償ネット
ワークは低速用途には充分動作していたが、複合増幅器
の高速性能、例えば整定時間を悪化させていた。従って
、従来の構成の複合オペアンプは必要な精度を達成する
ことはできたが、使用される補償回路による遅延のため
に高速性能において制限されていた。

【０００４】

【発明の概要】本発明による高速高性能複合増幅器はカ
スケード接続された第１および第２の演算増幅器と第２
の演算増幅器に接続された補償ネットワークとを有して
いる。補償ネットワークは複合増幅器の開ループ応答特
性においてゼロ、第１の極および第２の極を発生する。 補償ネットワークは、補償ネットワークの開ループ応答
特性の第２の極をゼロにほぼ等しくして、この結果第２
の極でゼロを相殺するように形成される。

【０００５】本発明の１つの主利点は高精度複合増幅器
用の高速性能の改良、すなわち整定時間の低減である。 本発明により教示される極／ゼロ相殺は複合増幅器の開
ループ応答特性を簡単化して、実際上単一段増幅器のよ
り簡単で高速な単一極応答特性のように作用させる。こ
の結果、複合増幅器の整定時間はかなり低減している。

【０００６】本発明により教示される極／ゼロ相殺を達
成するために、第２の演算増幅器は第１および第２の外
部補償接続点を有するようにし、補償ネットワークは第
１および第２の外部補償接続点の間に並列に接続された
コンデンサおよび抵抗を有するようにする。外部補償を
使用することは第２の極の位置に対してより大きな制御
をもたらすという利点があり、部品の許容差および温度
変化に対する敏感さを低くする。

【０００７】

【発明の目的】本発明の主目的は、第２の極でゼロを相
殺するためにゼロの位置を調整また微調整することがで
きる複合増幅器を提供することにある。従って、複合増
幅器はゼロが第２の極にほぼ等しくなるようにゼロを調
整する調整回路を有するようにする。調整回路は第１の
演算増幅器の出力と第２の演算増幅器の入力との間に接
続された抵抗分圧器で構成し、この抵抗分圧器の抵抗の
少なくとも１つは可変とする。

【０００８】本発明の上述および他の目的および利点は
次の説明から明らかになるであろう。この説明では、本
発明の好適実施例を図示する添付図面を参照する。しか
しながら、このような実施例は本発明の全範囲を示して
いるものではないので、本発明の範囲の解釈には特許請
求の範囲を参照されたい。

【０００９】

【実施例の説明】図１を参照すると、コンピュータ断層
撮影（ＣＴ）データ獲得サブシステム１は、複数の入力
チャンネル２の各々にアナログ入力信号を受信する。入
力信号の調整（図示せず）の後、入力チャンネル２はマ
ルチプレクサ３に接続され、マルチプレクサ３は画像処
理コントローラ４の制御の下に一度に１つの入力チャン
ネル２を選択する。マルチプレクサ３の出力は選択され
た入力チャンネルのアナログ入力信号に対応するアナロ
グ信号である。出力５はデータコンバータ６の入力とし
て接続されている。データコンバータ６はアナログ出力
５を以下に説明するように別々の指数部７および小数部
８からなる浮動小数点ディジタル出力に変換する。出力
７および８はそれから画像処理コントローラ４によって
サンプリングされ、周知の方法で処理される。

【００１０】典型的なＣＴシステムにおいては、入力チ
ャンネル２が全体で１６個あり、各入力チャンネル２は
４７個の異なるＸ線検出器（図示せず）からの複合多重
信号自身であるアナログ信号である。多くのＣＴシステ
ムの設計および動作要求条件では、各入力チャンネル２
の４７個の全ての検出信号が１ミリ秒（ｍＳ）毎に順次
サンプリングされなければならない。例えば、１ｍＳ毎
に全体で７５２のサンプルになる。従来の増幅器の速度
制限により、必要な時間以内に全てのサンプルを獲得す
るために素多重方式で並列に動作する全体で１２個のデ
ータコンバータ６を利用することが必要であった。

【００１１】これに対して、本発明の高速増幅器を使用
した場合には、１ｍＳ以内に同じ数のサンプルを獲得す
るのに２つのデータコンバータ６のみしか必要ではない
。 このようなデータコンバータ６の１つが図１に示され、
これは１６個の入力チャンネル２の中の８個の入力チャ
ンネルに対して動作するように構成されている。第２の
データコンバータ（図示せず）は別の８個のチャンネル
に対して動作するものであることを理解されたい。ハー
ドウェアおよび価格におけるこのような実質的な削減は
本発明の高速増幅器によって可能となるものである。

【００１２】更に図１を参照すると、データコンバータ
６は浮動小数点増幅器（ＦＰＡ）１０および通常のアナ
ログ−ディジタル（Ａ／Ｄ）変換器１１の２つの主構成
要素を有している。浮動小数点増幅器１０はプリスケー
ラとして作用し、入力５に対して離散的な増幅率を供給
し、入力をＡ／Ｄ変換器１１による変換のための最適な
範囲内に設定する。浮動小数点増幅器１０の増幅率すな
わち「利得」は一般に２の累乗であり、この実施例では
増幅率は１，８および６４である。選択された増幅率が
ディジタル浮動小数点の２ビットの指数部７としてＦＰ
Ａ１０によって符号化される。Ａ／Ｄ変換器１１の出力
８はディジタル浮動小数点数の小数部を表している。指
数部７および小数部８からなるディジタル浮動小数点数
は更に処理されるために画像処理コントローラ４に入力
される。

【００１３】図２を参照すると、浮動小数点増幅器１０
の入力５はまず利得１の増幅器２０によってバッファさ
れる。増幅器２０の出力はアナログマルチプレクサ２１
の１つの入力に「Ｘ１」入力として供給される。また、
増幅器２０の出力は反転増幅器２２の入力に接続されて
いる。この反転増幅器２２は−８の利得を有している。 増幅器２２の出力は、−１および−８の利得をそれぞれ
有している反転増幅器２３および２６の入力に接続され
ている。従って、増幅器２６の出力は元の入力信号５の
＋６４（−８×−８）倍の正味の増幅を表し、アナログ
マルチプレクサ２１の「Ｘ６４」入力に接続されている
。同様にして、増幅器２３の出力はアナログマルチプレ
クサ２１の「Ｘ８」入力（−８×−１＝＋８）に接続さ
れている。また、増幅器２２の出力は区分選択回路２４
の入力に接続されている。

【００１４】図２および図３を参照すると、データコン
バータ６によって受け入れられる入力の範囲を増大する
ために、入力５は３つの区分に概念的に分割されている
。区分選択回路２４は区分１，２または３にそれぞれ対
応する利得Ｘ６４，Ｘ８またはＸ１の適当な値を選択す
るように周知の方法で動作する。区分選択回路２４は、
入力２５を（１）Ａ／Ｄ変換器１１のアナログ入力のフ
ルスケール値に対応するしきい値および（２）フルスケ
ール値の８分の１に対応するしきい値と比較する。 区分選択回路２５の入力は既に８の増幅率で増幅されて
いるので、実際に使用されるしきい値はフルスケールの
１／６４および１／８の元の入力信号５の値に対応して
いる。

【００１５】しきい値の比較に基づいて、区分選択回路
２４は指数部７を構成する２本の２進制御線を符号化す
る。指数部７はアナログマルチプレクサ２１の制御入力
および画像処理コントローラ４の２ビット指数部の両方
に接続されている。アナログマルチプレクサ２１は入力
信号５が存在する区分に従って増幅度Ｘ１，Ｘ８または
Ｘ６４を有する増幅器２０，２３または２６の１つの出
力を選択する。これは、アナログマルチプレクサ２１の
出力２７がＡ／Ｄ変換器１１のフルスケール入力を超え
ることなくできる限り大きくなることを補償している。

【００１６】データコンバータ６によって変換されるチ
ャンネルの数が多いので、相対的な変換速度はかなり高
い。サンプル当り２．３３マイクロ秒（μＳ）の変換速
度が本実施例では好ましい。Ａ／Ｄ変換器１１は２．３
３μＳの好ましいサンプリング周期を有するサンプルお
よびホールド型のものである。入力マルチプレクサ３に
よって選択される入力チャンネル２を変更するときには
、新しく選択されるチャンネル２上の信号は入力マルチ
プレクサ３および浮動小数点増幅器１０を通って伝播し
なければならず、２．３３μＳの期間が終了する少し前
にＡ／Ｄ変換器１１の入力において安定にならなければ
ならない。これは、浮動小数点増幅器１０を通る経路は
増幅器２０，２２，２３および２６の中の２つまたは３
つが直列に接続されたところを通る伝播を必要とするの
で、浮動小数点増幅器１０内の増幅器２０，２２，２３
および２６は広い周波数帯域およびきわめて短い整定時
間を持っていなければならないことを必要とする。好ま
しい整定時間は増幅器あたり７００ｎＳ台のものである
か、または３つの増幅器が直列に接続された場合には３
×７００ｎＳ＝２．１μＳとなる。

【００１７】図３のグラフはデータコンバータ６の正味
の伝達関数を示している。理想的には、３つの区分１−
３は完全に整列して連続しているものである。この整列
に影響を与える２つの要因がある。すなわち、各区分の
傾斜およびゼロの切取りすなわちオフセットである。各
区分のオフセットが周知のオートゼロ回路、またはディ
ジタルオートゼロ回路によって補正することができる。

【００１８】各区分の傾斜はその区分に適応される正味
の増幅利得を示している。従って、各増幅器２０，２２
，２３および２６の利得は所望の精度にあったレベルに
対して正確であることを保証する必要がある。この実施
例においては、その所望の精度は０．００５％である。 １の利得において必要な速度および精度を有することが
できる単一段オペアンプが有効である。例えば、増幅器
２０および２３にはこのような単一段オペアンプが使用
されている。

【００１９】しかしながら、増幅器２２および２６にお
けるようにかなりの値の利得が必要である場合には、以
下に詳細に説明するように単一段オペアンプは精度およ
び速度において制限される。カスケードに接続された２
つのオペアンプからなる複合増幅器は必要な精度を有す
るものとして上首尾に使用されていたが、このような増
幅器は受け入れることができないような長い整定時間を
発生する。また、この長い整定時間は達成し得る最大サ
ンプリング速度を制限する要因ともなっている。本発明
は必要な利得、精度およびサンプリング速度を増大する
ことができる極めて速い整定時間を有する増幅器を提供
する。

【００２０】図４を参照すると、基本的な反転閉ループ
増幅器２９の利得は次式によって近似される。

【００２１】

【数１】 例えば、−８の利得はＲ２＝８×Ｒ１であるときに達成
される。抵抗Ｒ１およびＲ２の比率は市販されている精
度の合った抵抗対として必要な精度で入手することがで
きる。しかしながら、式１によって与えられる近似は正
確ではない。正確な利得の式は次の通りである。

【００２２】

【数２】 ここにおいて、「Ａ」は増幅器３０の開ループ直流利得
である。

【００２３】この後者の利得式（２）は、Ａ×（Ｒ１／
（Ｒ１＋Ｒ２））の項が１よりもはるかに大きい場合に
はより簡単な前の式（１）に変形することができる。こ
の近似計算が正しい程度は簡単な利得式（１）の精度を
決定する。「利得８」の増幅器（例えば、Ｒ２＝８×Ｒ
１）に対して０．００５％の所望の精度を達成するには
、式（２）の「Ａ」の値は１８０，０００ボルト／ボル
トよりも大きくなければならない。Ｒ１＝Ｒ２の場合の
「利得１」の増幅器の場合には、「Ａ」の値は同じ精度
を達成するために４０，０００ボルト／ボルト台である
ことが必要なだけであることに注意されたい。

【００２４】市販の高速オペアンプは閉ループ利得が１
の用途に適した開ループ利得（Ａ：約４０，０００）に
制限されるが、より高い閉ループ増幅率の場合には制限
されない。例えば、本実施例におけるように「利得８」
の増幅器においては、１８０，０００より大きな開ルー
プ利得「Ａ」が必要であるが、高速の単一オペアンプに
は商業的に得られていない。高速単一段オペアンプの開
ループ利得における制限は高速性能を達成するために行
われる設計上の兼ね合いによるものである。

【００２５】この不適当な開ループ利得状態に対する１
つの解決方法は製造時点においてＲ１またはＲ２を調整
して補償することである。この方法は、増幅器の開ルー
プ利得が温度および時間とともに非常にドリフトしやす
いので受け入れることができない。

【００２６】他の解決方法は増幅器の開ループ利得を増
大することである。これは図５に示すようにカスケード
に２つのオペアンプ段３１および３２を接続することに
よって本技術分野で知られているように達成することが
できる。この場合、カスケード対の開ループ利得は個々
の段の開ループ利得に等しい。しかしながら、図５の基
本的なカスケード接続は何の補償もされていず、発振し
易いので、実際的な解決方法ではない。

【００２７】図６に示すように、補償した形式のオペア
ンプのカスケード接続は従来の高精度増幅器用に通常使
用されている。図６の増幅器構成は必要な精度を達成す
るに充分な開ループ直流利得を有しているが、使用され
ている補償ネットワークのために受け入れることができ
ない長い整定時間を有している。これは、増幅器の出力
が所望の精度に安定するのに比較的長い時間待つことを
必要とするため、図６の増幅器構成は高速用には受け入
れることができない。

【００２８】次に、図６の増幅器構成に固有の高速性能
が悪い原因および本発明による改良された高速性能につ
いて説明する。通常の単一段オペアンプを代表する複素
周波数演算子（Ｓ）についての開ループ周波数応答特性
は次に示す簡単な単一極の式によって示される。

【００２９】

【数３】 ここにおいて、Ｔ１は単一段オペアンプの構造および内
部補償によって決定される固有の時定数である。

【００３０】上の式は高周波極がなければ一般に有効で
ある。この高周波極は一般に閉ループ増幅器のダイナミ
ック応答特性に大きな影響を与えない。これは式（２）
の「Ａ」の値の代わりに式（３）の「Ａ（Ｓ）」の式を
まず使用し、それから逆ラプラス変換を行うことによっ
て数学的に示すことができ、図４の単一段増幅器構成の
単一ステップ入力に対する時間領域応答特性は次の式に
よって示される。

【００３１】

【数４】 すなわち、単一ステップ応答特性は簡単な一次または単
一時定数応答特性である。時定数Ｔ２は非反転利得（［
Ｒ１＋Ｒ２］／Ｒ１）とラジアンで表される開ループ利
得１の周波数の逆数（Ｔ１／Ａ）との積にほぼ等しい。

【００３２】例えば、単一段増幅器が最終の値の０．０
０５％（ｅ−ｔ／Ｔ２　＜５×１０−５）以内に安定す
るのに必要な整定時間は時定数Ｔ２の約１０倍である。 従って、必要な７００ｎＳの安定精度を達成するには、
時定数Ｔ２は約７０ｎＳであることが必要である。「利
得８」の増幅器の場合には、１２５メガラジアン／秒、
すなわち約２０メガヘルツの開ループ利得１の周波数は
Ｔ２に対して７０ｎＳの値を達成する必要がある。不幸
にして、上述したように、その高さの周波数応答特性を
有する市販の単一段演算増幅器はかなり低い開ループ直
流利得を有し、所望の絶対精度を達成するにはあまりに
も低すぎる。

【００３３】逆に、図６の複合増幅器の開ループ周波数
応答特性は次式で示す２次式である。

【００３４】

【数５】 ここにおいて、Ａ１およびＡ２は複合増幅器のカスケー
ド接続されたオペアンプのそれぞれの開ループ利得であ
る。

【００３５】上述した一次開ループ応答特性の場合にお
けるように、閉ループ単一ステップ応答特性は次のよう
に基本的な２次応答特性の形を有するように数学的に示
すことができる。

【００３６】

【数６】 更に、Ｔ６およびＴ７の両方は式（４）のＴ２よりも常
に大きいものであることがわかる。悪い場合でも、Ｔ６
またはＴ７のより大きい方の値は小さい方の値よりも何
倍も大きい。明らかなように、Ｔ６またはＴ７の大きい
方の値の対応する係数、例えば「Ｂ」または「Ｃ」はそ
れぞれかなり小さい。しかしながら、それにも関わらず
一般に約７００ｎＳの高速整定時間内に０．００５％の
安定精度を達成することができない。

【００３７】本発明は、式（３）の１次表現の簡単な形
式が得られるように、すなわち式（５）のＴ４およびＴ
５が等しくなるようにＴ４およびＴ５を制御する信頼性
のある安定な装置を提供する。改良された回路の構成図
が図７に示されている。

【００３８】この回路は必要な極／ゼロ相殺をどのよう
に行うかを理解するために、まず式（５）の極の各一方
およびゼロが種々の回路要素についてどこで発生するか
を理解することが必要である。Ｔ３に関連する第１の極
は、Ｒ３，Ｃ１およびＡ３で形成される積分器の利得が
増幅器Ａ３の直流開ループ利得に等しい最も高い周波数
で発生される低い周波数の極である。Ｔ４に関連するゼ
ロは点Ｖ１からＶ３までの回路利得が利得１に達する周
波数で発生する。Ｔ５に関連する第２の極はオペアンプ
Ａ４の開ループ利得によって設定される高い周波数の極
である。通常よく調整されず、したがってＴ４に関連す
るゼロを正確に相殺しないのはＴ５によって決定される
後者の、すなわち第２の極である。この相殺の欠乏は上
述した貧弱な設定が原因である。

【００３９】図７の増幅回路は、第２の増幅器Ａ４が外
部補償されたオペアンプであるという点において従来の
カスケード増幅回路と異なっている。外部補償を使用す
ることによって、Ｔ５に対する制御の度合をかなり大き
くすることができる。外部補償は一対の外部補償接続点
の間、詳しくは増幅器Ａ４の出力４５と外部補償入力４
６との間に並列に接続されたコンデンサＣ３と抵抗Ｒ６
によって行われる。Ｃ３に並列にＲ６を接続することは
本発明の独特な点であって、Ｃ３のみを使用したり、ま
たは抵抗に直列にＣ３を使用する通常の方法と異なって
いる。以下に説明するように、Ｃ３に並列な抵抗は利得
を犠牲にしているが、所望の極／ゼロ相殺を達成するの
に必要な制御を行う。

【００４０】図８を参照すると、本発明によって行われ
る補償が必要な極／ゼロ相殺をどのように達成するかが
わかる。演算増幅器Ａ４は、ほとんど全ての現在のオペ
アンプを代表するものであるが、２つの段５０および５
１で構成されている。入力段５１は通常差動段と称され
る。この差動段５１は＋および−入力５２および５３の
間の差動入力電圧を出力５４のシングルエンデッド形の
電流Ｉ１に変換する。差動段５１の伝達関数は単一相互
コンダクタンス値ｇｍによって次のように定められる。

【００４１】

【数７】 第２の、すなわち出力段５１はシングルエンデッド形の
電流入力Ｉ１をシングルエンデッド形の電圧出力Ｖｏに
変換するように作用し、−Ａｏの反転利得を備えている
。Ｒ６の影響を無視すると、出力段５１の直流伝達関数
は次の通りである。

【００４２】 　　　　　　　　Ｖｏ＝−Ａｏ・Ｉ１　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　（８）同様にして、出力段５１の直流伝達関数は
次式によって定められる。

【００４３】

【数８】 上述した式を全演算増幅器Ａ４まで拡大し、更にＲ６を
無視すると、次に示す直流および交流伝達関数が得られ
る。

【００４４】 　　　　　　　　直流利得＝−Ａｏ・ｇｍ　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　（１０）　　　　　　　　交流利得＝−ｇｍ／（Ｓ・
Ｃ３）　　　　　　　　　　　　　　　　　　　　　　
　　（１１）直流の式（１１）は高周波に対して適応さ
れ、ここでその値は対応する直流の式（１０）よりも大
きい。すなわち、式（５）のＴ５に対応する周波数は直
流の式（１０）および交流の式（１１）の値が等しくな
る周波数に等しい。不幸なことに、その周波数はＡｏお
よびｇｍの関数として変化し、比較的不安定な傾向があ
る。この不安定性は式（５）における確実な極／ゼロ相
殺を妨げている。

【００４５】しかしながら、Ｒ６を追加することによっ
て、Ａ４に対して次に示す新しい伝達関数が得られる。

【００４６】

【数９】 この式（１２）は、Ｒ６およびＣ３によって決定される
一定の周波数極を得るために増幅器の直流開ループ利得
の幾分かが犠牲にされていることを示している。直流開
ループ利得の損失は、以下に詳細に説明するように全体
の直流開ループ利得がまだかなり大きいものであるので
重大な損失ではない。

【００４７】図７を再び参照すると、抵抗Ｒ４およびＲ
５ａがオペアンプＡ３の出力とオペアンプＡ４の入力と
の間に分圧器の構成で接続されている。この結果の減衰
は、カスケード接続されたオペアンプ対の開ループ利得
がまず第１に大きいために増幅器の全体の精度にあまり
影響を与えない。特に、本実施例に好ましいオペアンプ
は、オペアンプＡ３に対してはイリノイ州アディソンの
バーブラウン（Ｂｕｒｒ　Ｂｒｏｗｎ）社から入手し得
るタイプＯＰＡ−１１１であり、オペアンプＡ４に対し
てはマサチューセッツ州ノーウッドのアナログデバイシ
ズ（Ａｎａｌｏｇ　Ｄｅｖｉｃｅｓ）社から入手し得る
タイプＡＤ３８０である。 ＯＰＡ−１１１は５００，０００ボルト／ボルトの開ル
ープ利得を有し、ＡＤ３８０は２５，０００ボルト／ボ
ルトの開ループ利得を有し、積Ａ３×Ａ４は１．２５×
１０１０になる。上述したように、約１８０，０００ボ
ルト／ボルトは０．００５％の所望の精度を達成するの
に充分なものであり、Ｃ３，Ｒ６の補償ネットワークお
よびＲ４，Ｒ５ａの分圧器によって生ずる減衰は無視す
ることができる。また、オペアンプＡ３はそれ自身で１
８０，０００ボルト／ボルトの利得要求条件を超える開
ループ直流利得を有する高利得タイプのものである。し
かしながら、カスケード構成においては、オペアンプＡ
３はオフセットエラー積分器として機能するので、オペ
アンプＡ４に必要とされるものと同じほど高い周波数応
答特性を必要としない。これはＡ３用に低速高利得オペ
アンプを使用できる。

【００４８】抵抗Ｒ４およびＲ５ａによって形成される
抵抗分圧器の有益な効果は２つある。第１に、そして最
も重要なことには、図７の回路を実際に具体化した場合
には漂遊容量が回路に発生して、特にＣ３，Ｒ６の補償
ネットワークに影響を与える。この影響は実際の部品に
関連する製造上の許容差とともに、所望の正確な極／ゼ
ロ相殺を妨げる。Ｒ５ａを調整可能にすることによって
、実際の回路の不完全さをできる限り除去することがで
き、これにより極／ゼロ相殺を最適化できることは本発
明の重要な発見である。

【００４９】Ｒ５ａを調整する手順は次の通りである。 非常に速い、例えば直角な立ち上がり時間を有する矩形
波信号発生器（図示せず）が図７の増幅器の入力４０に
接続される。それから、出力４５が、速い立ち上がり時
間の信号を表示するに充分な帯域幅を有しているオシロ
スコープ（図示せず）で監視される。抵抗Ｒ５ａが矩形
波入力に対して最適な応答特性となるように、例えばオ
ーバーシュートがない最良の立ち上がり時間を持つよう
に調整される。最適な整定時間を形成するようにＲ４／
Ｒ５ａのネットワークによって生ずる減衰が本実施例で
使用される部品に対しては約０．２と０．２５との間に
なるように実験的に決定される。好ましくは、Ｒ５ａに
対する調整範囲は説明した範囲にわたっておよびいくら
か超えて減衰を行うように形成される。

【００５０】抵抗Ｒ４およびＲ５ａによって形成される
分圧器の第２の利点はオペアンプＡ３によって生ずる雑
音を減衰させることである。ゼロ入力信号状態の近くの
間では、素子の不完全さのためにＡ３によって発生する
雑音はカスケード接続されたオペアンプＡ４によって直
接増幅される。Ｒ４，Ｒ５ａのネットワークによる減衰
は雑音を低減するように作用し、これにより低レベル入
力状態の間のカスケード接続されたオペアンプ対の信号
対雑音比を改良する。

【００５１】図７の増幅器の残りの部品について説明す
ると、抵抗Ｒ１およびＲ２の比は増幅器の利得を設定す
る。そういうものとして、抵抗Ｒ１およびＲ２は本技術
分野で知られているように、それらの比が０．００５％
以内に入るようにレーザによりトリミングされて、正確
に調整された対である。Ｒ２対Ｒ１の比は図２の「利得
８」の増幅器２２および２６の場合には８．００００対
１．００００である。Ｒ３，Ｃ１およびオペアンプＡ３
のネットワークは従来の複合増幅器の場合のように安定
な動作に対する必要な補償を行う第１の、すなわち低い
周波数の極を発生する。

【００５２】最後に、図７の増幅器の実際の回路は出力
信号があまり大きくなると飽和する。この状態は飽和か
ら出るのにかなりの付加時間を必要とするので好ましく
ない。増幅器が飽和することを防止するために、本技術
分野で知られているように、出力クランプ５０を設ける
ことが好ましい。出力クランプ５０はＶｏｕｔ　が増幅
器Ａ４の飽和電圧に達することを防止するように作用す
る。 Ａ４が飽和すると、Ａ３を通常の非常に限られた動作範
囲外で（すなわち、ゼロ電圧に非常に近い入力および出
力で）動作させることになる。オペアンプＡ３，Ｒ３お
よびＣ１によって形成される積分増幅器は比較的遅いの
で、複合増幅器はオーバードライブ入力が除去された後
、回復するのに長い時間を必要とすることになる。図７
に示す特定のクランプは単極正出力電圧用に設けられて
いる。同様に、負の電圧クランプをバイポーラ動作用に
並列に加えることもできる。

【図面の簡単な説明】

【図１】本発明の高速高精度複合増幅器を使用したコン
ピュータ断層撮影（ＣＴ）スキャナ用のデータ獲得サブ
システムのブロック図である。

【図２】図１のデータ獲得サブシステムの一部を構成す
る浮動小数点増幅器のブロック図である。

【図３】図１のデータ獲得サブシステムの一部を形成す
るデータコンバータの正味の伝達関数を示すグラフであ
る。

【図４】従来の反転増幅器の構成図である。

【図５】従来の無補償複合増幅器の構成図である。

【図６】従来の補償型複合増幅器の構成図である。

【図７】図２の浮動小数点増幅器の一部を形成する利得
８の反転形の複合増幅器の構成図である。

【図８】図７の増幅器の一部を形成する外部補償付きオ
ペアンプの構成図である。

【符号の説明】

１　　コンピュータ断層撮影データ獲得サブシステム２
　　入力チャンネル ３　　マルチプレクサ ４　　画像処理コントローラ ６　　データコンバータ １０　　浮動小数点増幅器 １１　　Ａ／Ｄ変換器 Ａ３，Ａ４　　演算増幅器（オペアンプ）Ｒ１〜Ｒ９　
　抵抗 Ｃ１〜Ｃ３　　コンデンサ

Claims (8)

【特許請求の範囲】
1. 【請求項１】　　カスケード接続された第１および第２
   の演算増幅器段、ならびに複合増幅器の開ループ応答特
   性にゼロ、第１の極および第２の極を作る補償ネットワ
   ークを有する高精度複合増幅器であって、前記補償ネッ
   トワークが補償ネットワークの開ループ応答特性の第２
   の極をゼロにほぼ等しくして、この結果第２の極でゼロ
   を相殺し、これにより複合増幅器の整定時間を低減する
   ように形成されていることを特徴とする複合増幅器。
2. 【請求項２】　　前記第２の演算増幅器は第１および第
   ２の外部補償接続点を有し、前記補償ネットワークは前
   記第１および第２の外部補償接続点の間に並列に接続さ
   れたコンデンサおよび抵抗を有する請求項１記載の複合
   増幅器。
3. 【請求項３】　　前記第２の極がゼロにほぼ等しくなる
   ように第２の極を調整する調整回路を有する請求項１記
   載の複合増幅器。
4. 【請求項４】　　前記調整回路は前記第１の演算増幅器
   の出力と前記第２の演算出力の入力との間に接続された
   抵抗分圧器を有し、該抵抗分圧器の抵抗の少なくとも１
   つは可変である請求項３記載の複合増幅器。
5. 【請求項５】　　カスケード接続された第１および第２
   の演算増幅段と、第１および第２の演算増幅器に接続さ
   れ、複合増幅器の開ループ応答特性にゼロ、第１の極お
   よび第２の極を作る補償ネットワークであって、開ルー
   プ応答特性の第２の極をゼロにほぼ等しくして、この結
   果第２の極でゼロを相殺し、これにより複合増幅器の整
   定時間を低減するように形成された補償ネットワークと
   、を有する高速高精度複合増幅器。
6. 【請求項６】　　前記第２の演算増幅器は第１および第
   ２の外部補償接続点を有し、前記補償ネットワークは前
   記第１および第２の外部補償接続点の間に並列に接続さ
   れたコンデンサおよび抵抗を有する請求項５記載の増幅
   器。
7. 【請求項７】　　第２の極がゼロにほぼ等しくなるよう
   にゼロを調整する調整回路を有する請求項６記載の増幅
   器。
8. 【請求項８】　　前記調整回路は第１の演算増幅器の出
   力と前記第２の演算増幅器の入力との間に接続された抵
   抗分圧器を有し、該抵抗分圧器の抵抗の少なくとも１つ
   は可変である請求項７記載の増幅器。