JPH01321857A - 電源装置用過電圧抑制回路 - Google Patents
電源装置用過電圧抑制回路Info
- Publication number
- JPH01321857A JPH01321857A JP15435888A JP15435888A JPH01321857A JP H01321857 A JPH01321857 A JP H01321857A JP 15435888 A JP15435888 A JP 15435888A JP 15435888 A JP15435888 A JP 15435888A JP H01321857 A JPH01321857 A JP H01321857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- switching means
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明はいわゆるスイッチング電源装置やチテッパ電源
装置によって代表される電源装置に対する過電圧抑制回
路、より正確には入力電流をスイッチング手段により断
続して出力電圧を制御ないしは安定化するようにした電
源装置の出力端子間に生じ得る過電圧を開閉手段により
制御可能な出力端子に対する側路に電流を流すことによ
り抑制する回路に関する。
装置によって代表される電源装置に対する過電圧抑制回
路、より正確には入力電流をスイッチング手段により断
続して出力電圧を制御ないしは安定化するようにした電
源装置の出力端子間に生じ得る過電圧を開閉手段により
制御可能な出力端子に対する側路に電流を流すことによ
り抑制する回路に関する。
周知のように上記のスイッチング電源装置やチ町ツバ電
源装置は多くの電子装置や電気装置用の直流電源として
広範な分野で利用されており、この種の1を源装置ふつ
うは直流電源装置では、その入力電流をトランジスタや
サイリスクなどのスイッチング手段で断続することによ
り、その出力電圧が一定値に安定化され、あるいはその
つと指定される所望の値に制御される。しかし、なんら
かの原因によってその出力電圧値が過大になることがあ
り、この過電圧から負荷ないしは直流電源装置自体を保
護するために本発明の対象である過電圧抑制回路が電源
装置に付随して設けられ、あるいはその中に組み込まれ
る。
源装置は多くの電子装置や電気装置用の直流電源として
広範な分野で利用されており、この種の1を源装置ふつ
うは直流電源装置では、その入力電流をトランジスタや
サイリスクなどのスイッチング手段で断続することによ
り、その出力電圧が一定値に安定化され、あるいはその
つと指定される所望の値に制御される。しかし、なんら
かの原因によってその出力電圧値が過大になることがあ
り、この過電圧から負荷ないしは直流電源装置自体を保
護するために本発明の対象である過電圧抑制回路が電源
装置に付随して設けられ、あるいはその中に組み込まれ
る。
容易にわかるように、上の過電圧が発生しやすいのは電
源装置が軽負荷ないしは無負荷になった場合が多いので
あるが、このほか電源装置が主出力回路と軸出力回路と
を備える場合に軸出力回路においてとくに発生しやすい
、すなわち、主出力回路の出力電圧は制御系を介するス
イッチング手段の断続によって、その負荷が軽負荷ない
し無負荷になっても過電圧が発生しないようによく制御
されているが、軸出力回路の出力電圧によってはスイッ
チング手段が制御されていないために、軸出力回路の負
荷が主出力回路の負荷と独立に変動すると過電圧が発生
しやすくなるのである。第4図は、かかる複数出力回路
を備える電源装置に組み込まれる従来の過電圧抑制回路
の一例を示すものである。
源装置が軽負荷ないしは無負荷になった場合が多いので
あるが、このほか電源装置が主出力回路と軸出力回路と
を備える場合に軸出力回路においてとくに発生しやすい
、すなわち、主出力回路の出力電圧は制御系を介するス
イッチング手段の断続によって、その負荷が軽負荷ない
し無負荷になっても過電圧が発生しないようによく制御
されているが、軸出力回路の出力電圧によってはスイッ
チング手段が制御されていないために、軸出力回路の負
荷が主出力回路の負荷と独立に変動すると過電圧が発生
しやすくなるのである。第4図は、かかる複数出力回路
を備える電源装置に組み込まれる従来の過電圧抑制回路
の一例を示すものである。
第4図に示された電源装置はいわゆるフォワード形の直
流コンバータであって、変圧器30を真ん中にしてその
左側に入力回路10を、その右下部に主出力回路20を
備えており、図の右上部が問題の軸出力回路であり、こ
れに過電圧抑制回路が姐み込まれる。入力回路10は直
流の電源電圧v1を受けて、変圧器30の一次コイルに
流れる電流をスイッチング手段としてのトランジスタ1
1で断続する。
流コンバータであって、変圧器30を真ん中にしてその
左側に入力回路10を、その右下部に主出力回路20を
備えており、図の右上部が問題の軸出力回路であり、こ
れに過電圧抑制回路が姐み込まれる。入力回路10は直
流の電源電圧v1を受けて、変圧器30の一次コイルに
流れる電流をスイッチング手段としてのトランジスタ1
1で断続する。
このトランジスタ11のベースは、変圧器30の補助コ
イルから給電される駆動回路12により制御される0通
例のように、変圧器30には一次コイルに連続してリセ
ットコイルが巻かれており、ダイオード13とともに変
圧器30の磁束をリセットするための回路が形成される
。
イルから給電される駆動回路12により制御される0通
例のように、変圧器30には一次コイルに連続してリセ
ットコイルが巻かれており、ダイオード13とともに変
圧器30の磁束をリセットするための回路が形成される
。
主出力回路20は、通常のように変圧器30の二次コイ
ル電圧を受ける整流ダイオード21.フリーホイーリン
グダイオード22.リアクトル23および出力電圧の安
定化用キャパシタ24を備えるほか、1対の抵抗25a
および25bからなる出力電圧v2の実際値検出回路2
5とそれから電圧実際値を受ける電圧制御回路26を備
えており、この電圧制御回路26がスイッチング指令を
入力回路10の駆動回路12に発して出力電圧v2を一
定に保つ動作を行なう。
ル電圧を受ける整流ダイオード21.フリーホイーリン
グダイオード22.リアクトル23および出力電圧の安
定化用キャパシタ24を備えるほか、1対の抵抗25a
および25bからなる出力電圧v2の実際値検出回路2
5とそれから電圧実際値を受ける電圧制御回路26を備
えており、この電圧制御回路26がスイッチング指令を
入力回路10の駆動回路12に発して出力電圧v2を一
定に保つ動作を行なう。
図の右上部に示された軸出力回路は、上と同様に整流ダ
イオード1.フリーホイーリングダイオード2.リアク
トル3およびキャパシタ4を備えており、その出力電圧
Voは主出力回路の出力電圧v2に比例して一応は一定
に制御されているが、前述のようにその負荷の条件によ
って過電圧が発生するおそれがあるので、過電圧抑制回
路40がこれに組み込まれている。この回路の動作原理
は、負荷が軽負荷または無負荷になったときに負荷ない
しは出力端子に対して側路を形成し、この側路に若干の
電流を流すことにより過電圧を抑制するものである。こ
のため、図示のように主回路に直列接続された電流検出
用の抵抗41とそれから電流信号を受ける電流検出回路
42とが設けられ、負荷電流があらかじめ設定された値
を下回ったときトランジスタ43をオンさせ、側路抵抗
44をいわばダミーの負荷として出力端子に並列に、接
続することにより過電圧を抑制する。
イオード1.フリーホイーリングダイオード2.リアク
トル3およびキャパシタ4を備えており、その出力電圧
Voは主出力回路の出力電圧v2に比例して一応は一定
に制御されているが、前述のようにその負荷の条件によ
って過電圧が発生するおそれがあるので、過電圧抑制回
路40がこれに組み込まれている。この回路の動作原理
は、負荷が軽負荷または無負荷になったときに負荷ない
しは出力端子に対して側路を形成し、この側路に若干の
電流を流すことにより過電圧を抑制するものである。こ
のため、図示のように主回路に直列接続された電流検出
用の抵抗41とそれから電流信号を受ける電流検出回路
42とが設けられ、負荷電流があらかじめ設定された値
を下回ったときトランジスタ43をオンさせ、側路抵抗
44をいわばダミーの負荷として出力端子に並列に、接
続することにより過電圧を抑制する。
第5図は過電圧抑制回路の別の従来例を示すもので、図
示を簡略にするために要部のみが示されている。この回
路の原理は側路抵抗51を出力端子に常に並列接続して
置(ことにあるが、この側路抵抗51内に常時電力損失
が発生するので、これを極力減少させるため可飽和チョ
ークコイル52を主回路に挿入する。負荷電流が小さく
なったとき、この可飽和チョークコイルのインピーダン
スが急上昇するので出力電圧が低下し、その分だけ側路
抵抗51の抵抗値を高くとることができる。
示を簡略にするために要部のみが示されている。この回
路の原理は側路抵抗51を出力端子に常に並列接続して
置(ことにあるが、この側路抵抗51内に常時電力損失
が発生するので、これを極力減少させるため可飽和チョ
ークコイル52を主回路に挿入する。負荷電流が小さく
なったとき、この可飽和チョークコイルのインピーダン
スが急上昇するので出力電圧が低下し、その分だけ側路
抵抗51の抵抗値を高くとることができる。
第6図は過電圧抑制回路のさらに異なる従来例を示すも
ので、この回路ではツェナダイオード61とその直列抵
抗62とによって過電圧を検出し、過電圧によってツェ
ナダイオードが導通したとき、さらにトランジスタ63
をオンさせて側路抵抗64を出力端子間に接続する。つ
まりこの従来例は、前の第4図の従来例における電流に
よる軽負荷ないし無負荷の検出を、過電圧検出によって
置き換えたものといえる。
ので、この回路ではツェナダイオード61とその直列抵
抗62とによって過電圧を検出し、過電圧によってツェ
ナダイオードが導通したとき、さらにトランジスタ63
をオンさせて側路抵抗64を出力端子間に接続する。つ
まりこの従来例は、前の第4図の従来例における電流に
よる軽負荷ないし無負荷の検出を、過電圧検出によって
置き換えたものといえる。
以上のように、従来から過電圧抑制のため種々の工夫が
なされているが、上述のいずれも一長一短があってそれ
ぞれ固有の問題を抱えている。
なされているが、上述のいずれも一長一短があってそれ
ぞれ固有の問題を抱えている。
すなわち、第4図の回路は軽負荷から全負荷まで出力電
圧の変化が少なくて済む長所があるが、この特長を生か
すには電流検出回路を高精度の演算増幅器やコンパレー
タで構成する要があり、従って電流検出回路が複雑にな
って高価につく問題がある。とくに電源装置が多出力の
場合は、主出力回路を除(すべての出力回路に過電圧抑
制回路を組み込む要があるので、各組込回路はできるだ
け簡易な構成のものであることが望ましい。
圧の変化が少なくて済む長所があるが、この特長を生か
すには電流検出回路を高精度の演算増幅器やコンパレー
タで構成する要があり、従って電流検出回路が複雑にな
って高価につく問題がある。とくに電源装置が多出力の
場合は、主出力回路を除(すべての出力回路に過電圧抑
制回路を組み込む要があるので、各組込回路はできるだ
け簡易な構成のものであることが望ましい。
この点では、第5図の回路は構成が簡単な利点を有する
が、ごく稀にしか発生しない過電圧の抑制のために常に
側路抵抗が出力端子間に接続されているので、可飽和チ
ョークコイルを併用してその抵抗値をかなり高く設定し
て置いても、電力損失が常時発生することに変わりはな
く、これがこの回路の最大の問題である。
が、ごく稀にしか発生しない過電圧の抑制のために常に
側路抵抗が出力端子間に接続されているので、可飽和チ
ョークコイルを併用してその抵抗値をかなり高く設定し
て置いても、電力損失が常時発生することに変わりはな
く、これがこの回路の最大の問題である。
第6図の回路は第4図の場合と同じ(電力損失の問題は
なく、回路構成も簡単でツェナダイオードに小電流のも
のを利用できるのでコストも低い特長があるが、その過
電圧抑制作用が正常に機能するためには、出力電圧が若
干変化することが避は難い問題がある。すなわち、過電
圧抑制の基礎が過電圧検出にあるので、出力電圧が正規
の僅からツェナダイオードが導通ずるまで上昇すること
が動作上必要であり、この上昇分が電源装置の出力電圧
特性をとくに軽負荷時に低下させることになるからであ
る。また、ツェナダイオードにも過電圧検出特性にばら
つきがあるので、このばらつきに相当する分だけ電源装
置の出力電圧特性をさらに悪化させることになる。
なく、回路構成も簡単でツェナダイオードに小電流のも
のを利用できるのでコストも低い特長があるが、その過
電圧抑制作用が正常に機能するためには、出力電圧が若
干変化することが避は難い問題がある。すなわち、過電
圧抑制の基礎が過電圧検出にあるので、出力電圧が正規
の僅からツェナダイオードが導通ずるまで上昇すること
が動作上必要であり、この上昇分が電源装置の出力電圧
特性をとくに軽負荷時に低下させることになるからであ
る。また、ツェナダイオードにも過電圧検出特性にばら
つきがあるので、このばらつきに相当する分だけ電源装
置の出力電圧特性をさらに悪化させることになる。
本発明はかかる問題点の認識に立脚して、回路構成が簡
単で電力損失が少な(、かつ電源装置の出力電圧特性の
低下が少ない過電圧抑制回路を得ることを目的とする。
単で電力損失が少な(、かつ電源装置の出力電圧特性の
低下が少ない過電圧抑制回路を得ることを目的とする。
この目的は本発明によれば、入力端子をスイッチング手
段により断続して出力電圧を制御するようにした電源装
置に対して、開閉手段により制御可能な出力端子に対す
る側路と、主回路に直列接続された可飽和チョークコイ
ルと、この可飽和チョークコイルの両端電圧を受けそれ
がスイッチング手段のオフ時に生じる極性でかつ所定の
しきい値を越えたさきに限って開閉手段を閉動作させる
側路制御回路とを設け、電源装置の出力端子間に過電圧
が発生したとき側路制御回路により開閉手段を閉動作さ
せ、側路に電流を流して過電圧を抑制することによって
達成される。
段により断続して出力電圧を制御するようにした電源装
置に対して、開閉手段により制御可能な出力端子に対す
る側路と、主回路に直列接続された可飽和チョークコイ
ルと、この可飽和チョークコイルの両端電圧を受けそれ
がスイッチング手段のオフ時に生じる極性でかつ所定の
しきい値を越えたさきに限って開閉手段を閉動作させる
側路制御回路とを設け、電源装置の出力端子間に過電圧
が発生したとき側路制御回路により開閉手段を閉動作さ
せ、側路に電流を流して過電圧を抑制することによって
達成される。
本発明は、上記構成にいう可飽和チョークコイルを、軽
負荷ないしは無負荷状態の検出と出力電圧の過電圧状態
の検出とに利用することにより、課題の解決に成功した
ものである。
負荷ないしは無負荷状態の検出と出力電圧の過電圧状態
の検出とに利用することにより、課題の解決に成功した
ものである。
この可飽和チョークコイルは、フェライトなどのギャッ
プのない環状のコアにコイルを巻くことによって簡単に
製作でき、コアの断面積とコイルの巻数を選択すること
により、そ、のインダクタンス値をコイルを流れる電流
が全負荷状態が軽負荷状態かに応じて、1 : 100
程度の広範囲に容易に変化させることができる。従って
、この可飽和チョークコイルを主回路に挿入して置くと
、その両端に全負荷時には見るべき電圧は発生せず、軽
負荷時にのみ検出可能な電圧が発生して呉れる。
プのない環状のコアにコイルを巻くことによって簡単に
製作でき、コアの断面積とコイルの巻数を選択すること
により、そ、のインダクタンス値をコイルを流れる電流
が全負荷状態が軽負荷状態かに応じて、1 : 100
程度の広範囲に容易に変化させることができる。従って
、この可飽和チョークコイルを主回路に挿入して置くと
、その両端に全負荷時には見るべき電圧は発生せず、軽
負荷時にのみ検出可能な電圧が発生して呉れる。
この軽負荷時に可飽和チョークコイルの両端に発生する
電圧は、よく知られているようにスイッチング動作をす
る電源装置では、スイッチング手段のオンオフ状態に応
じて正負に変化する波形を有するが、この内のスイッチ
ング手段のオフ状態に対応する波形のもつ電圧が出力電
圧に依存する値をもつ、軽負荷状態のとき、可飽和チョ
ークコイルのインダクタンスは前述のように大きな値に
なり、この値が主回路に直列接続されているエネルギ蓄
積用のりアクドルのインダクタンス値よりも充分高くな
るので、可飽和チョークコイルの両端には実質上出力電
圧そのものを示す電圧が現れて来る。
電圧は、よく知られているようにスイッチング動作をす
る電源装置では、スイッチング手段のオンオフ状態に応
じて正負に変化する波形を有するが、この内のスイッチ
ング手段のオフ状態に対応する波形のもつ電圧が出力電
圧に依存する値をもつ、軽負荷状態のとき、可飽和チョ
ークコイルのインダクタンスは前述のように大きな値に
なり、この値が主回路に直列接続されているエネルギ蓄
積用のりアクドルのインダクタンス値よりも充分高くな
るので、可飽和チョークコイルの両端には実質上出力電
圧そのものを示す電圧が現れて来る。
本発明の上記構成にいう側路制御回路はこの可飽和チョ
ークコイルの両端電圧を捉える役目を果たし、この両端
電圧がスイッチング手段のオフ時に生じる極性であって
かつ所定のしきい値を越えたときに限って動作して、開
閉手段を閉動作させることにより側路を出力端子間に接
続して過電圧抑制作用を行なわせる。前述のように可飽
和チョークコイルの両端には軽負荷ないしは無負荷時に
限って電圧が現れ、かつスイッチング手段のオフ時に対
応する波形が電源装置のその時の出力電圧値そのものを
表しているから、側路制御回路の上記しきい値は正規の
出力電圧値そのままないしはそれより若干低目であって
もよく、本発明ではその設定にあまり厳密性を要せず、
少なくとも出力電圧の正規値以上に設定して置く要がな
い。
ークコイルの両端電圧を捉える役目を果たし、この両端
電圧がスイッチング手段のオフ時に生じる極性であって
かつ所定のしきい値を越えたときに限って動作して、開
閉手段を閉動作させることにより側路を出力端子間に接
続して過電圧抑制作用を行なわせる。前述のように可飽
和チョークコイルの両端には軽負荷ないしは無負荷時に
限って電圧が現れ、かつスイッチング手段のオフ時に対
応する波形が電源装置のその時の出力電圧値そのものを
表しているから、側路制御回路の上記しきい値は正規の
出力電圧値そのままないしはそれより若干低目であって
もよく、本発明ではその設定にあまり厳密性を要せず、
少なくとも出力電圧の正規値以上に設定して置く要がな
い。
従って、本発明における側路制御回路は検出すべき可飽
和チテークコイルの両端電圧の極性を指定するためのダ
イオードと抵抗とを直列接続した程度のごく簡単な構成
のもので充分であり、その動作しきい値を出力電圧以上
に設定して置く必要がないから、過電圧抑制回路によっ
て電源装置の出力電圧特性が低下することがない、もち
ろん、側路は過電圧の抑制に必要なときにしか出力端子
間に接続されないから、電力損失が常時発生する問題も
起こらない。
和チテークコイルの両端電圧の極性を指定するためのダ
イオードと抵抗とを直列接続した程度のごく簡単な構成
のもので充分であり、その動作しきい値を出力電圧以上
に設定して置く必要がないから、過電圧抑制回路によっ
て電源装置の出力電圧特性が低下することがない、もち
ろん、側路は過電圧の抑制に必要なときにしか出力端子
間に接続されないから、電力損失が常時発生する問題も
起こらない。
以下、図を参照しながら本発明の実施例を具体的に説明
する。第1図は本発明による過電圧抑制回路を複数出力
回路を有する電源装置に通用した実施例を前の第4図に
対応する形で示すもので、これと同じ部分には同じ符号
が付されており、冗長を避けるため説明の前と重複する
部分は一切省略することとする。
する。第1図は本発明による過電圧抑制回路を複数出力
回路を有する電源装置に通用した実施例を前の第4図に
対応する形で示すもので、これと同じ部分には同じ符号
が付されており、冗長を避けるため説明の前と重複する
部分は一切省略することとする。
図の右下部の主出力回路20の出力電圧v2を一定にす
るように、スイッチング動作する入力回路10のスイッ
チング手段11としてのトランジスタは、例えば100
kHz程度の周波数で動作される0図の右上部の軸出力
回路には、変圧器30の二次コイルからこの周波数をも
つ矩形波状の交流電圧が与えられ、これをダイオード1
によって整流した脈動性の直流の入力電圧Vtがりアク
ドル3の入側に発生する0本発明による過電圧抑制回路
を構成する可飽和チョークコイル5は、この実施例では
軸出力回路の負側の主回路に挿入され、図では方形の枠
で模式的に示されたギャップなしの環状の例えばフェラ
イトコアにコイルを巻いたもので、前述のような高周波
下で動作するのでリアクトル3と同様に小形のものをこ
れに用いることができ、コアが環状なのでリアクトル3
よりかなり小形化することが可能である。
るように、スイッチング動作する入力回路10のスイッ
チング手段11としてのトランジスタは、例えば100
kHz程度の周波数で動作される0図の右上部の軸出力
回路には、変圧器30の二次コイルからこの周波数をも
つ矩形波状の交流電圧が与えられ、これをダイオード1
によって整流した脈動性の直流の入力電圧Vtがりアク
ドル3の入側に発生する0本発明による過電圧抑制回路
を構成する可飽和チョークコイル5は、この実施例では
軸出力回路の負側の主回路に挿入され、図では方形の枠
で模式的に示されたギャップなしの環状の例えばフェラ
イトコアにコイルを巻いたもので、前述のような高周波
下で動作するのでリアクトル3と同様に小形のものをこ
れに用いることができ、コアが環状なのでリアクトル3
よりかなり小形化することが可能である。
過電圧抑制回路の一部として、出力電圧vO用の出力端
子対間に開閉手段6としてのトランジスタと抵抗7との
直列回路である側路が接続され、さらにこの実施例では
npn形のトランジスタ6のベース・エミッタ間を介し
て可飽和チラークコイル5の両端電圧Vを受けるように
、ダイオード8aと抵抗8bとからなる簡単な側路制御
回路8が接続される。ダイオード8aは、スイッチング
手段11のオフ時に可飽和チョークコイル5に発生する
電圧Vによって導通する方向に接続される。
子対間に開閉手段6としてのトランジスタと抵抗7との
直列回路である側路が接続され、さらにこの実施例では
npn形のトランジスタ6のベース・エミッタ間を介し
て可飽和チラークコイル5の両端電圧Vを受けるように
、ダイオード8aと抵抗8bとからなる簡単な側路制御
回路8が接続される。ダイオード8aは、スイッチング
手段11のオフ時に可飽和チョークコイル5に発生する
電圧Vによって導通する方向に接続される。
この実施例では、前述のように・側路制御回路8がトラ
ンジスタ6のベース・エミッタ間に直列接続されている
ので、このダイオード8aの導通方向はもちろんベース
・エミッタ間の順方向と同じとされ、従って側路制御回
路8の動作しきい値はダイオード8aとトランジスタ6
のベース・エミッタ間の順方向電圧との和になる。もち
ろん、この動作しきい値を所望の値に設定するため、ダ
イオード8aを複数個直列接続し、あるいはそのかわり
にツェナダイオードを用いることもできるが、出力電圧
Voの正規値がとくに高くない限りふつうその要はない
。
ンジスタ6のベース・エミッタ間に直列接続されている
ので、このダイオード8aの導通方向はもちろんベース
・エミッタ間の順方向と同じとされ、従って側路制御回
路8の動作しきい値はダイオード8aとトランジスタ6
のベース・エミッタ間の順方向電圧との和になる。もち
ろん、この動作しきい値を所望の値に設定するため、ダ
イオード8aを複数個直列接続し、あるいはそのかわり
にツェナダイオードを用いることもできるが、出力電圧
Voの正規値がとくに高くない限りふつうその要はない
。
第2図はこの側路制御回路8のしきい値動作を説明する
ためのもので、同図(a)にはスイッチング手段11の
経時的なオンオフ動作が、同図さ)には可飽和チリ−ク
コイル5の両端電圧の波形がそれぞれ示されている。ま
た同図ら)において、可飽和チぢ一クコイル50両端電
圧は、その軽負荷時ないしは無負荷時の波形Vが実線で
、全負荷時の波形νnが破線でそれぞれ示されている。
ためのもので、同図(a)にはスイッチング手段11の
経時的なオンオフ動作が、同図さ)には可飽和チリ−ク
コイル5の両端電圧の波形がそれぞれ示されている。ま
た同図ら)において、可飽和チぢ一クコイル50両端電
圧は、その軽負荷時ないしは無負荷時の波形Vが実線で
、全負荷時の波形νnが破線でそれぞれ示されている。
可飽和チョークコイル5のインダクタンスは、前述のよ
うに全負荷時と軽負荷とでは2桁程度の差があるので、
全負荷時の両端電圧vnO値は図示できない程小さいが
、図では便宜上やや誇張してその波形が示されている。
うに全負荷時と軽負荷とでは2桁程度の差があるので、
全負荷時の両端電圧vnO値は図示できない程小さいが
、図では便宜上やや誇張してその波形が示されている。
スイッチング手段11がオフ動作した後暫くの間は、そ
れまでリアクトル3に流れていた電流がキャパシタ4を
充電し、従って主回路に電流が流れることになるので、
可飽和チョークコイル5に軽負荷時に掛かる電圧Vは、
図示のように経時的に僅かに増加する傾向をもつが、オ
フ期間の最後の部分ではその値が出力電圧vOにほぼ正
確に等しくなる。この電圧Vのオン期間の波形は、図示
のように逆にその最初の部分が入力電圧viに等しく、
その後は経時的にやや減少する傾向を示す。
れまでリアクトル3に流れていた電流がキャパシタ4を
充電し、従って主回路に電流が流れることになるので、
可飽和チョークコイル5に軽負荷時に掛かる電圧Vは、
図示のように経時的に僅かに増加する傾向をもつが、オ
フ期間の最後の部分ではその値が出力電圧vOにほぼ正
確に等しくなる。この電圧Vのオン期間の波形は、図示
のように逆にその最初の部分が入力電圧viに等しく、
その後は経時的にやや減少する傾向を示す。
このように、可飽和チラークコイル5に軽負荷時にかか
る電圧Vが出力電圧Voをほぼ正確に表すことになるの
で、本発明ではそれを図でvtで示した側路制御回路の
もつしきい値と比較する。この例ではしきい値vtは出
力電圧vOO値よりもかなり低目に設定されている。電
源装置が軽負荷状態にないときは、可飽和チラークコイ
ル5のインダクタンスが小さいので、その両端に現れる
電圧がこの低目に設定されたしきい値vtを越えること
はない0本発明では、このように側路制御回路のしきい
値の設定にはとくに厳密性を要せず、出力電圧の正規値
より低目に設定しても、その過電圧抑制動作が損なわれ
ることがなく、従って電源装置に良好な出力電圧特性を
持たせることができる。
る電圧Vが出力電圧Voをほぼ正確に表すことになるの
で、本発明ではそれを図でvtで示した側路制御回路の
もつしきい値と比較する。この例ではしきい値vtは出
力電圧vOO値よりもかなり低目に設定されている。電
源装置が軽負荷状態にないときは、可飽和チラークコイ
ル5のインダクタンスが小さいので、その両端に現れる
電圧がこの低目に設定されたしきい値vtを越えること
はない0本発明では、このように側路制御回路のしきい
値の設定にはとくに厳密性を要せず、出力電圧の正規値
より低目に設定しても、その過電圧抑制動作が損なわれ
ることがなく、従って電源装置に良好な出力電圧特性を
持たせることができる。
可飽和チョークコイル5の両端電圧Vが上のように設定
されたしきい値vtを越えた時、側路制御回路8は直ち
に導通動作して開閉手段6としてのトランジスタをオン
動作させるので、側路抵抗7が電源装置の出力端子間に
接続され、それに電流を流すことにより過電圧を抑制な
いしはその発生を予防する。側路制御回路の動作原理か
られかるように、この側路の接続は厳密にはスイッチン
グ手段11のオフ時にのみなされるが、これによってそ
の過電圧抑制機能が低下するおそれはない、なお、側路
抵抗7の抵抗値は電源装置の定格電流の数%1例えば5
%程度の電流が側路に流れるように選定するのが適当で
ある。
されたしきい値vtを越えた時、側路制御回路8は直ち
に導通動作して開閉手段6としてのトランジスタをオン
動作させるので、側路抵抗7が電源装置の出力端子間に
接続され、それに電流を流すことにより過電圧を抑制な
いしはその発生を予防する。側路制御回路の動作原理か
られかるように、この側路の接続は厳密にはスイッチン
グ手段11のオフ時にのみなされるが、これによってそ
の過電圧抑制機能が低下するおそれはない、なお、側路
抵抗7の抵抗値は電源装置の定格電流の数%1例えば5
%程度の電流が側路に流れるように選定するのが適当で
ある。
第3図は本発明の異なる実施例の要部を簡略に示すもの
で、この例では可飽和チョークコイル5が正側の主回路
に挿入され、これに応じて開閉手段6としてのトランジ
スタにpnp形のものが用いられる。この場合にもその
エミッタは主回路に接続され、側路制御回路8のダイオ
ード8aはそのエミッタ・ベース間の順方向に合わせた
極性で接続される。スイッチング手段のオフ時に可飽和
チョークコイル5の両端間に現れる電圧Vは、その主回
路への挿入場所の違いに応じて前の実施例におけるとは
逆方向になる。この過電圧抑制回路の動作は前の実施例
の場合と実質上同じである。
で、この例では可飽和チョークコイル5が正側の主回路
に挿入され、これに応じて開閉手段6としてのトランジ
スタにpnp形のものが用いられる。この場合にもその
エミッタは主回路に接続され、側路制御回路8のダイオ
ード8aはそのエミッタ・ベース間の順方向に合わせた
極性で接続される。スイッチング手段のオフ時に可飽和
チョークコイル5の両端間に現れる電圧Vは、その主回
路への挿入場所の違いに応じて前の実施例におけるとは
逆方向になる。この過電圧抑制回路の動作は前の実施例
の場合と実質上同じである。
以上説明した実施例に限らず、種々の態様で実施をする
ことができる0例えば、実施例では側路制御21回路が
開閉手段としてのトランジスタのベース・エミッタ間を
介して可飽和チョークコイルの両端電圧を受けるように
したが、これに限らず要は側路制御回路が可飽和チョー
クコイルの両端電圧を受け、その動作に応じて側路を出
力端子間に接続する開閉手段が閉動作するように回路構
成すればよい、また、実施例では電源装置がフォワード
形のコンバータである場合について専ら説明したが、N
B装置がチョッパ形等のスイッチング手段によって出力
電圧が制御ないしは安定化される他の形式のものであっ
ても、本発明を上の実施例のほぼそのままの形で適用し
て、その効果を利用することが可能である。
ことができる0例えば、実施例では側路制御21回路が
開閉手段としてのトランジスタのベース・エミッタ間を
介して可飽和チョークコイルの両端電圧を受けるように
したが、これに限らず要は側路制御回路が可飽和チョー
クコイルの両端電圧を受け、その動作に応じて側路を出
力端子間に接続する開閉手段が閉動作するように回路構
成すればよい、また、実施例では電源装置がフォワード
形のコンバータである場合について専ら説明したが、N
B装置がチョッパ形等のスイッチング手段によって出力
電圧が制御ないしは安定化される他の形式のものであっ
ても、本発明を上の実施例のほぼそのままの形で適用し
て、その効果を利用することが可能である。
以上のとおり本発明においては、入力電流をスイッチン
グ手段により断続して出力電圧を制御する方式の電源装
置用過電圧抑制回路を、開閉手段により制御可能な出力
端子に対する側路と、主回路に直列接続された可飽和チ
ョークコイルと、この可飽和チラークコイルの両端電圧
を受けそれがスイッチング手段のオフ時に生じる極性で
かつ所定のしきい値を越えたときに開閉手段を閉動作さ
せる側路制御回路とで構成したので、可飽和チラークコ
イルの負荷電流により大きく変化するインダクタンスを
利用しながら、電源装置が軽負荷ないしは無負荷状態に
なったことを可飽和チョークコイルの両端電圧から側路
制御回路により容易に検出することができ、これに基づ
いて開閉手段を閉動作させて側路を出力端子間に接続し
、この側路に流れる電流により出力電圧に生じ得る過電
圧を確実に抑制しないしはその発生を未然に防止するこ
とができる。
グ手段により断続して出力電圧を制御する方式の電源装
置用過電圧抑制回路を、開閉手段により制御可能な出力
端子に対する側路と、主回路に直列接続された可飽和チ
ョークコイルと、この可飽和チラークコイルの両端電圧
を受けそれがスイッチング手段のオフ時に生じる極性で
かつ所定のしきい値を越えたときに開閉手段を閉動作さ
せる側路制御回路とで構成したので、可飽和チラークコ
イルの負荷電流により大きく変化するインダクタンスを
利用しながら、電源装置が軽負荷ないしは無負荷状態に
なったことを可飽和チョークコイルの両端電圧から側路
制御回路により容易に検出することができ、これに基づ
いて開閉手段を閉動作させて側路を出力端子間に接続し
、この側路に流れる電流により出力電圧に生じ得る過電
圧を確実に抑制しないしはその発生を未然に防止するこ
とができる。
かかる本発明の第1の特長として、上述の可飽和チョー
クコイルのインダクタンスの変化量が非常に大きいので
、側路制御回路によるその両端電圧からの軽負荷ないし
は無負荷状態の検出には厳密性を要せず、従って側路制
御回路を含む過電圧抑制回路の全体構成を嘔素化するこ
とができる。
クコイルのインダクタンスの変化量が非常に大きいので
、側路制御回路によるその両端電圧からの軽負荷ないし
は無負荷状態の検出には厳密性を要せず、従って側路制
御回路を含む過電圧抑制回路の全体構成を嘔素化するこ
とができる。
本発明の第2の特長として、側路制御回路のかかる検出
のためのしきい値を出力電圧値以下に設定できるので、
その軽負荷や無負荷状態の検出に際して、出力電圧がそ
の全負荷時の正規の値よりも上がることは原理上必要が
なく、従って電源装置に良好な出力電圧特性を持たせる
ことができる。
のためのしきい値を出力電圧値以下に設定できるので、
その軽負荷や無負荷状態の検出に際して、出力電圧がそ
の全負荷時の正規の値よりも上がることは原理上必要が
なく、従って電源装置に良好な出力電圧特性を持たせる
ことができる。
本発明の第3の特長として、gM路の出力端子への接続
は過電圧の抑制が本当に必要なときに限ってなされるの
で、側路抵抗に流れる電流によって常時電力損失が生じ
ることがない。
は過電圧の抑制が本当に必要なときに限ってなされるの
で、側路抵抗に流れる電流によって常時電力損失が生じ
ることがない。
このように本発明は、従来技術がそれぞれ抱えていた問
題点をすべて解決することにより、簡単な回路構成とご
く僅かな電力損失でかつ電源装置の出力電圧特性を理想
的に保ちながら、電源装置に発生しうる過電圧を有効か
つ確実に抑制できる効果を有する。
題点をすべて解決することにより、簡単な回路構成とご
く僅かな電力損失でかつ電源装置の出力電圧特性を理想
的に保ちながら、電源装置に発生しうる過電圧を有効か
つ確実に抑制できる効果を有する。
第1図から第3図までが本発明に関し、第1図は本発明
によるt源装置用過電圧抑制回路を複数出力回路を有す
る電源装置に適用した実施例の回路図、第2図はその動
作を説明するスイッチング手段の動作状態図および可飽
和チョークコイルの両端電圧の波形図、第3図は本発明
の異なる実施例を簡略に示す回路図である。第4図以降
は従来技術に関し、第4図から第6図まではそれぞれ異
なる従来技術による過電圧抑制回路の回路図である0図
において、 1:整流ダイオード、2:フリーホイーリングダイオー
ド、3:リアクトル、4:キャパシタ、5:可飽和チョ
ークコイル、6:開閉手段ないしはトランジスタ、7:
側路抵抗、8:側路制御回路、8a;ダイオード、8b
:抵抗、lO:入力回路、11ニスイツチング手段ない
しトランジスタ、12:トランジスタの駆動回路、13
:リセットダイオード、20:電源装置の主出力回路、
21:整流ダイオード、22:フリーホイーリングダイ
オード、23:リアクトル、248キヤパシタ、25:
出力電圧の実際値検出回路、25a、25b :分圧用
抵抗、26:電圧制御回路、30:変圧器、40:従来
の過電圧抑制回路、41:負荷電流検出抵抗、42:電
流検出回路、43:トランジスタ、44.51j側路抵
抗、52:可飽和チョークコイル、61:ツェナダイオ
ード、62:抵抗、63:トランジスタ、64:側路抵
抗、vl:入力電圧、vo:出力電圧、vl:入力回路
への入力電圧、Vl主出力回路の出力電圧、V:軽負荷
ないし無負荷時の可飽和チョークコイルの電圧、vn:
全負荷時の可飽和チョークコイルの電圧、vt:側路制
御回路の動作しきい値、である。 便j路制仰回発 土h?圧 第2図
によるt源装置用過電圧抑制回路を複数出力回路を有す
る電源装置に適用した実施例の回路図、第2図はその動
作を説明するスイッチング手段の動作状態図および可飽
和チョークコイルの両端電圧の波形図、第3図は本発明
の異なる実施例を簡略に示す回路図である。第4図以降
は従来技術に関し、第4図から第6図まではそれぞれ異
なる従来技術による過電圧抑制回路の回路図である0図
において、 1:整流ダイオード、2:フリーホイーリングダイオー
ド、3:リアクトル、4:キャパシタ、5:可飽和チョ
ークコイル、6:開閉手段ないしはトランジスタ、7:
側路抵抗、8:側路制御回路、8a;ダイオード、8b
:抵抗、lO:入力回路、11ニスイツチング手段ない
しトランジスタ、12:トランジスタの駆動回路、13
:リセットダイオード、20:電源装置の主出力回路、
21:整流ダイオード、22:フリーホイーリングダイ
オード、23:リアクトル、248キヤパシタ、25:
出力電圧の実際値検出回路、25a、25b :分圧用
抵抗、26:電圧制御回路、30:変圧器、40:従来
の過電圧抑制回路、41:負荷電流検出抵抗、42:電
流検出回路、43:トランジスタ、44.51j側路抵
抗、52:可飽和チョークコイル、61:ツェナダイオ
ード、62:抵抗、63:トランジスタ、64:側路抵
抗、vl:入力電圧、vo:出力電圧、vl:入力回路
への入力電圧、Vl主出力回路の出力電圧、V:軽負荷
ないし無負荷時の可飽和チョークコイルの電圧、vn:
全負荷時の可飽和チョークコイルの電圧、vt:側路制
御回路の動作しきい値、である。 便j路制仰回発 土h?圧 第2図
Claims (1)
- 入力電流をスイッチング手段により断続して出力電圧を
制御するようにした電源装置の出力端子間に生じ得る過
電圧を開閉手段により制御可能な出力端子に対する側路
に電流を流すことにより抑制する回路であって、主回路
に直列接続された可飽和チョークコイルと、この可飽和
チョークコイルの両端電圧を受けそれがスイッチング手
段のオフ時に生じる極性でかつ所定のしきい値を越えた
ときに開閉手段を閉動作させる側路制御回路とを備えた
ことを特徴とする電源装置用過電圧抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15435888A JPH065986B2 (ja) | 1988-06-22 | 1988-06-22 | 電源装置用過電圧抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15435888A JPH065986B2 (ja) | 1988-06-22 | 1988-06-22 | 電源装置用過電圧抑制回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321857A true JPH01321857A (ja) | 1989-12-27 |
| JPH065986B2 JPH065986B2 (ja) | 1994-01-19 |
Family
ID=15582411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15435888A Expired - Fee Related JPH065986B2 (ja) | 1988-06-22 | 1988-06-22 | 電源装置用過電圧抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065986B2 (ja) |
-
1988
- 1988-06-22 JP JP15435888A patent/JPH065986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065986B2 (ja) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172277A (en) | Chopping control system for a converter in a DC electrical power supply | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| CA1151728A (en) | Semiconductor switching circuit with clamping and energy recovery features | |
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| JP2574087B2 (ja) | 切換モード・パワー・コンバータ | |
| US4091434A (en) | Surge current protection circuit | |
| US4218647A (en) | Voltage regulator with current limiting circuitry | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| US3947752A (en) | Circuit for converting alternating current voltages to a constant magnitude direct current voltage | |
| US4713740A (en) | Switch-mode power supply | |
| JPS6353792B2 (ja) | ||
| CA1085917A (en) | Power supply | |
| US4456950A (en) | Current spike protection circuit for switch-mode power supplies | |
| US5032967A (en) | SMPS apparatus having a demagnetization circuit | |
| JPH01321857A (ja) | 電源装置用過電圧抑制回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPS6188766A (ja) | スイツチングレギユレ−タ | |
| JPH0226265A (ja) | スイッチング電源装置 | |
| JPS614416A (ja) | スイツチング電源装置のための過電流検出回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JPS5950772A (ja) | 電源装置 | |
| KR830001370Y1 (ko) | 안정화 전원 회로 | |
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| JP2736159B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |