JPS6353792B2 - - Google Patents
Info
- Publication number
- JPS6353792B2 JPS6353792B2 JP56064789A JP6478981A JPS6353792B2 JP S6353792 B2 JPS6353792 B2 JP S6353792B2 JP 56064789 A JP56064789 A JP 56064789A JP 6478981 A JP6478981 A JP 6478981A JP S6353792 B2 JPS6353792 B2 JP S6353792B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- voltage
- switching regulator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008859 change Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000004907 flux Effects 0.000 description 21
- 238000004804 winding Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000005415 magnetization Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3376—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は１対のスイツチングトランジスタを交
互に導通させてパルス幅制御を行うスイツチング
レギユレータに関し、負荷が急激に重くなつた場
合の該トランジスタの破損の防止を目的とする。
互に導通させてパルス幅制御を行うスイツチング
レギユレータに関し、負荷が急激に重くなつた場
合の該トランジスタの破損の防止を目的とする。
この種のスイツチングレギユレータとしては、
代表的なものとして第１図の回路図に示すような
ハーフブリツジ形のものがある。このスイツチン
グレギユレータはスイツチングトランジスタであ
る１対のトランジスタＱ１，Ｑ２を交互に「オ
ン」して、商用電源１からフイルタ２、整流平滑
回路３を径て得た直流電圧を主トランスＴ１の１
次巻線Ｌ１１に加え、交互に反対方向の電流を流
し、主トランスＴ１の２次巻線Ｌ１２，Ｌ１３に
Ｌ１１との巻線比で定まる交流電圧を誘起させ
る。そしてダイオードＤ１，Ｄ２により整流し
て、チヨークコイルCL、電解コンデンサＣ１に
より平滑して、直流の出力電圧Vputを出力端子
７，７′に得る。誤差増幅器Ａ２２は検出した出
力電圧を基準電源Ｅ１の電圧と比較して第２図ｂ
のような誤差信号を発生し、パルス幅変調器４の
比較器Ｃは誤差信号を発振器OSが発生する第２
図ａの鋸歯状波信号と比較する。そして鋸歯状波
信号が誤差信号を越える期間だけフリツプフロツ
プ回路Ｆの発生する信号に同期したノア回路
NORの働きにより、ドライブトランスＴ２の１
次側に接続されているドライブトランジスタＱ
３，Ｑ４が交互に「オン」する。２次側の１対の
トランジスタＱ１，Ｑ２が１次側のトランジスタ
と同じように「オン」することによりパルス幅制
御が行なわれて出力電圧Vputは所定の値に維持さ
れる。
代表的なものとして第１図の回路図に示すような
ハーフブリツジ形のものがある。このスイツチン
グレギユレータはスイツチングトランジスタであ
る１対のトランジスタＱ１，Ｑ２を交互に「オ
ン」して、商用電源１からフイルタ２、整流平滑
回路３を径て得た直流電圧を主トランスＴ１の１
次巻線Ｌ１１に加え、交互に反対方向の電流を流
し、主トランスＴ１の２次巻線Ｌ１２，Ｌ１３に
Ｌ１１との巻線比で定まる交流電圧を誘起させ
る。そしてダイオードＤ１，Ｄ２により整流し
て、チヨークコイルCL、電解コンデンサＣ１に
より平滑して、直流の出力電圧Vputを出力端子
７，７′に得る。誤差増幅器Ａ２２は検出した出
力電圧を基準電源Ｅ１の電圧と比較して第２図ｂ
のような誤差信号を発生し、パルス幅変調器４の
比較器Ｃは誤差信号を発振器OSが発生する第２
図ａの鋸歯状波信号と比較する。そして鋸歯状波
信号が誤差信号を越える期間だけフリツプフロツ
プ回路Ｆの発生する信号に同期したノア回路
NORの働きにより、ドライブトランスＴ２の１
次側に接続されているドライブトランジスタＱ
３，Ｑ４が交互に「オン」する。２次側の１対の
トランジスタＱ１，Ｑ２が１次側のトランジスタ
と同じように「オン」することによりパルス幅制
御が行なわれて出力電圧Vputは所定の値に維持さ
れる。
誤差増幅器Ａ１１は過電流を検出し保護動作を
行う役割を有しており、誤差増幅器Ａ２２とは
OR接続されている。又Ｅ２は補助電源である。
しかしこのような従来のスイツチングレギユレー
タは負荷が急激に重くなつた場合に主トランスＴ
１のコアが磁気飽和し、トランジスタＱ１、トラ
ンジスタＱ２のいずれかに大きなコンデンサ電流
が流れて破損する事故が発生しやすかつた。動作
波形図である第２図の時刻ｔ１から時刻ｔ３まで
の時間はこの磁気飽和が生じた時の状態を表して
いる。
行う役割を有しており、誤差増幅器Ａ２２とは
OR接続されている。又Ｅ２は補助電源である。
しかしこのような従来のスイツチングレギユレー
タは負荷が急激に重くなつた場合に主トランスＴ
１のコアが磁気飽和し、トランジスタＱ１、トラ
ンジスタＱ２のいずれかに大きなコンデンサ電流
が流れて破損する事故が発生しやすかつた。動作
波形図である第２図の時刻ｔ１から時刻ｔ３まで
の時間はこの磁気飽和が生じた時の状態を表して
いる。
なお第２図ｃはパルス幅変調器４のP2点の電
圧波形、第２図ｄはドライブトランジスタＱ３の
コレクタ電流波形、第２図ｅはドライブトランジ
スタＱ４のコレクタ電流波形、第２図ｆは主トラ
ンジスタＴ１の１次巻線Ｌ１１を流れる電流波
形、第２図ｇは主トランスＴ１のコアの磁束密度
を夫々表しており、横軸は共通の時間ｔを表して
いる。
圧波形、第２図ｄはドライブトランジスタＱ３の
コレクタ電流波形、第２図ｅはドライブトランジ
スタＱ４のコレクタ電流波形、第２図ｆは主トラ
ンジスタＴ１の１次巻線Ｌ１１を流れる電流波
形、第２図ｇは主トランスＴ１のコアの磁束密度
を夫々表しており、横軸は共通の時間ｔを表して
いる。
すなわち負荷が急激に重くなり時刻ｔ１で誤差
増幅器Ａ２２の発生電圧が低くなつた場合、（−）
方向にわずかに磁化していた主トランスＴ１のコ
アは１次巻線Ｌ１１の電流により直ちに反対方向
である（＋）方向に磁化されてゆく。そして時刻
ｔ２で（＋）方向の最大磁束密度＋BMに達し磁
気飽和すると、１次巻線Ｌ１１の電流は急激に増
加し、いずれか「オン」しているスイツチングト
ランジスタには「オフ」する時刻ｔ３まで大きな
コレクタ電流が流れる。この種のスイツチングレ
ギユレータの主トランスは最大パルス幅において
正負の磁束飽和する範囲間において磁束変化する
ように設計され、スイツチングトランジスタもこ
れに見合つたものが用いられているが、このよう
に過渡的に流れる過大なコレクタ電流によつて破
壊にいたることが多い。
増幅器Ａ２２の発生電圧が低くなつた場合、（−）
方向にわずかに磁化していた主トランスＴ１のコ
アは１次巻線Ｌ１１の電流により直ちに反対方向
である（＋）方向に磁化されてゆく。そして時刻
ｔ２で（＋）方向の最大磁束密度＋BMに達し磁
気飽和すると、１次巻線Ｌ１１の電流は急激に増
加し、いずれか「オン」しているスイツチングト
ランジスタには「オフ」する時刻ｔ３まで大きな
コレクタ電流が流れる。この種のスイツチングレ
ギユレータの主トランスは最大パルス幅において
正負の磁束飽和する範囲間において磁束変化する
ように設計され、スイツチングトランジスタもこ
れに見合つたものが用いられているが、このよう
に過渡的に流れる過大なコレクタ電流によつて破
壊にいたることが多い。
従つて電流容量の大きなスイツチングトランジ
スタを用いたり、コアの最大磁束密度の大きな主
トランスを用いる必要があり、不経済であると共
にスイツチングレギユレータ全体の形状も大型に
なつた。
スタを用いたり、コアの最大磁束密度の大きな主
トランスを用いる必要があり、不経済であると共
にスイツチングレギユレータ全体の形状も大型に
なつた。
本発明はこのような欠点を除き、電流容量に極
端な余裕を持たせたトランジスタやコアの最大磁
束密度の大きな主トランスを用いなくてもスイツ
チングトランジスタの破損を防ぎ得るスイツチン
グレギユレータを提供することを目的とする。
端な余裕を持たせたトランジスタやコアの最大磁
束密度の大きな主トランスを用いなくてもスイツ
チングトランジスタの破損を防ぎ得るスイツチン
グレギユレータを提供することを目的とする。
本発明の他の目的は、主トランスを小形化する
ことのできるスイツチングレギユレータを提供す
ることである。
ことのできるスイツチングレギユレータを提供す
ることである。
本発明は、１対のトランジスタを夫々のベース
入力により交互に「オン」して主トランスの１次
側に交互に反対方向の電流を流し、その２次誘起
電圧を整流して直流出力を得ると共に、検出出力
電圧値に応じてパルス幅変調器により前記トラン
ジスタのベース入力のパルス幅を制御して出力電
圧が一定になるようにしたスイツチングレギユレ
ータにおいて、パルス幅変調器の入力側には、コ
ンデンサと抵抗を含む時定数回路、該時定数回路
を負荷とするエミツタホロワ回路が接続され、該
エミツタホロワ回路には検出出力電圧値に応じた
誤差信号を得る誤差増幅器が接続され、さらにエ
ミツタホロワ回路と時定数回路との接続点および
アース間に定電流回路が接続されており、前記ベ
ース入力のパルス幅を増大させる場合には、パル
ス幅変調器に加わる入力の変化が遅延されるよう
にしたことを特徴とする。
入力により交互に「オン」して主トランスの１次
側に交互に反対方向の電流を流し、その２次誘起
電圧を整流して直流出力を得ると共に、検出出力
電圧値に応じてパルス幅変調器により前記トラン
ジスタのベース入力のパルス幅を制御して出力電
圧が一定になるようにしたスイツチングレギユレ
ータにおいて、パルス幅変調器の入力側には、コ
ンデンサと抵抗を含む時定数回路、該時定数回路
を負荷とするエミツタホロワ回路が接続され、該
エミツタホロワ回路には検出出力電圧値に応じた
誤差信号を得る誤差増幅器が接続され、さらにエ
ミツタホロワ回路と時定数回路との接続点および
アース間に定電流回路が接続されており、前記ベ
ース入力のパルス幅を増大させる場合には、パル
ス幅変調器に加わる入力の変化が遅延されるよう
にしたことを特徴とする。
以下本発明のスイツチングレギユレータの一実
施例を示す回路図である第３図により説明する。
なお第１図と同一部分は同じ符号を付与してあ
る。
施例を示す回路図である第３図により説明する。
なお第１図と同一部分は同じ符号を付与してあ
る。
第３図において商用電源１からフイルタ２、整
流平滑回路３を経て得られた直流電圧は電解コン
デンサＣ２，Ｃ３の直列回路の両端に加えられ、
さらにスイツチングトランジスタであるトランジ
スタＱ１のコレクタとトランジスタＱ２のエミツ
タに加えられる。
流平滑回路３を経て得られた直流電圧は電解コン
デンサＣ２，Ｃ３の直列回路の両端に加えられ、
さらにスイツチングトランジスタであるトランジ
スタＱ１のコレクタとトランジスタＱ２のエミツ
タに加えられる。
直列回路の中間の接続点は主トランスＴ１の１
次巻線Ｌ１１の一端に接続され、１次巻線Ｌ１１
の他端はトランジスタＱ１のエミツタとトランジ
スタＱ２のコレクタの接続点に接続される。トラ
ンジスタＱ１のベースとエミツタはドライブトラ
ンスＴ２の２次巻線Ｌ２２を介して接続されてお
り、トランジスタＱ２のベースとエミツタはトラ
イブトランスＴ２の他の２次巻線Ｌ２３を介して
接続されている。Ｒ５，Ｒ６はバイアス抵抗であ
る。
次巻線Ｌ１１の一端に接続され、１次巻線Ｌ１１
の他端はトランジスタＱ１のエミツタとトランジ
スタＱ２のコレクタの接続点に接続される。トラ
ンジスタＱ１のベースとエミツタはドライブトラ
ンスＴ２の２次巻線Ｌ２２を介して接続されてお
り、トランジスタＱ２のベースとエミツタはトラ
イブトランスＴ２の他の２次巻線Ｌ２３を介して
接続されている。Ｒ５，Ｒ６はバイアス抵抗であ
る。
主トランスＴ１の２次巻線Ｌ１２，Ｌ１３は整
流、平滑回路を介して出力端子７，７′へ接続さ
れる。出力端子７，７′間に接続される抵抗Ｒ１，
Ｒ２の接続点は誤差増幅器Ａ２の正入力端に接続
され、その出力側はパルス幅変調器４の比較器Ｃ
の入力側に発振器OSと共に接続される。比較器
Ｃの出力側はフリツプフロツプ回路Ｆの入力側に
接続されると共にフリツプフロツプ回路Ｆの出力
側と共に２個のノア回路NORに接続される。ノ
ア回路NORの出力側は夫々ドライブトランジス
タＱ３，Ｑ４のベースに接続される。
流、平滑回路を介して出力端子７，７′へ接続さ
れる。出力端子７，７′間に接続される抵抗Ｒ１，
Ｒ２の接続点は誤差増幅器Ａ２の正入力端に接続
され、その出力側はパルス幅変調器４の比較器Ｃ
の入力側に発振器OSと共に接続される。比較器
Ｃの出力側はフリツプフロツプ回路Ｆの入力側に
接続されると共にフリツプフロツプ回路Ｆの出力
側と共に２個のノア回路NORに接続される。ノ
ア回路NORの出力側は夫々ドライブトランジス
タＱ３，Ｑ４のベースに接続される。
ドライブトランジスタＱ３，Ｑ４のエミツタは
互に接続されており、コレクタはドライブトラン
スＴ２の１次巻線Ｌ２１の両端に接続され、１次
巻線Ｌ２１の中間タツプとドライブトランジスタ
Ｑ３，Ｑ４のエミツタは補助電源Ｅ２に接続され
る。誤差増幅器Ａ１は抵抗Ｒ３により過電流を検
出し保護動作を行う役割を有しており、誤差増幅
器Ａ２とはOR接続されることにより過電流検出
時に誤差増幅器Ａ２より優先して動作する。誤差
増幅器Ａ２の負入力端と、誤差増幅器Ａ１の正入
力端にはバイアス抵抗を介して基準電源Ｅ１が接
続される。なおいずれの誤差増幅器も出力側はエ
ミツタホロワ回路が接続されており、ダイオード
の符号で表してある。またエミツタホロワ回路に
は、負荷としてコンデンサＣ４と抵抗Ｒ４の直列
回路からなる時定数回路５が接続されている。そ
して時定数回路５とエミツタホロワ回路の接続点
Ｐ１およびアース間には、定電流回路６が接続さ
れている。
互に接続されており、コレクタはドライブトラン
スＴ２の１次巻線Ｌ２１の両端に接続され、１次
巻線Ｌ２１の中間タツプとドライブトランジスタ
Ｑ３，Ｑ４のエミツタは補助電源Ｅ２に接続され
る。誤差増幅器Ａ１は抵抗Ｒ３により過電流を検
出し保護動作を行う役割を有しており、誤差増幅
器Ａ２とはOR接続されることにより過電流検出
時に誤差増幅器Ａ２より優先して動作する。誤差
増幅器Ａ２の負入力端と、誤差増幅器Ａ１の正入
力端にはバイアス抵抗を介して基準電源Ｅ１が接
続される。なおいずれの誤差増幅器も出力側はエ
ミツタホロワ回路が接続されており、ダイオード
の符号で表してある。またエミツタホロワ回路に
は、負荷としてコンデンサＣ４と抵抗Ｒ４の直列
回路からなる時定数回路５が接続されている。そ
して時定数回路５とエミツタホロワ回路の接続点
Ｐ１およびアース間には、定電流回路６が接続さ
れている。
このように構成されたスイツチングレギユレー
タの動作を第４図を、第５図，第６図を参照しな
がら説明する。
タの動作を第４図を、第５図，第６図を参照しな
がら説明する。
第４図は動作波形図であり、第４図ａは発振器
OSの発生する電圧波形、第４図ｂは接続点Ｐ１
の電圧波形、つまり点Ｐ１の電圧波形、第４図ｃ
はパルス幅変調器４のＰ２点の電圧波形、第４図
ｄはドライブトランジスタＱ３のコレクタ電流波
形、第４図ｅはドライブトランジスタＱ４のコレ
クタ電流波形、第４図ｆは主トランスＴ１の１次
巻線Ｌ１１を流れる電流波形、第４図ｇは主トラ
ンスＴ１のコアの磁束密度を夫々表しており、横
軸は共通の時間ｔを表している。
OSの発生する電圧波形、第４図ｂは接続点Ｐ１
の電圧波形、つまり点Ｐ１の電圧波形、第４図ｃ
はパルス幅変調器４のＰ２点の電圧波形、第４図
ｄはドライブトランジスタＱ３のコレクタ電流波
形、第４図ｅはドライブトランジスタＱ４のコレ
クタ電流波形、第４図ｆは主トランスＴ１の１次
巻線Ｌ１１を流れる電流波形、第４図ｇは主トラ
ンスＴ１のコアの磁束密度を夫々表しており、横
軸は共通の時間ｔを表している。
第５図は主トランスＴ１のコアの磁化特性を示
す図であり、説明を容易にするためにヒステリシ
スがないものとして表してある。横軸は１次巻線
Ｌ１１の電流による磁界Ｈを表している。
す図であり、説明を容易にするためにヒステリシ
スがないものとして表してある。横軸は１次巻線
Ｌ１１の電流による磁界Ｈを表している。
第６図は誤差増幅器Ａ２の出力側の回路図が示
してある。誤差増幅器Ａ２の出力側に接続するエ
ミツタホロワ回路を構成するトランジスタＱ５が
「オン」した時、定電圧VCCはエミツタに接続さ
れている定電流回路６の数10倍の電流をコレクタ
電流として流し得る。
してある。誤差増幅器Ａ２の出力側に接続するエ
ミツタホロワ回路を構成するトランジスタＱ５が
「オン」した時、定電圧VCCはエミツタに接続さ
れている定電流回路６の数10倍の電流をコレクタ
電流として流し得る。
第３図に示す本発明の実施例のスイツチングレ
ギユレータの全体の動作は第１図で説明した従来
のスイツチングレギユレータとほぼ同じである
が、以下には特に相違する点について説明する。
第４図において負荷が急激に重くなる時刻t0より
前の時間ではトランジスタＱ１，Ｑ２は交互に
「オン」することによりパルス幅制御が正しく行
われている。主トランスＴ１のコアの磁束密度Ｂ
も飽和磁束密度±BMに達しない範囲で変化して
おり、第２図の場合と同じである。
ギユレータの全体の動作は第１図で説明した従来
のスイツチングレギユレータとほぼ同じである
が、以下には特に相違する点について説明する。
第４図において負荷が急激に重くなる時刻t0より
前の時間ではトランジスタＱ１，Ｑ２は交互に
「オン」することによりパルス幅制御が正しく行
われている。主トランスＴ１のコアの磁束密度Ｂ
も飽和磁束密度±BMに達しない範囲で変化して
おり、第２図の場合と同じである。
さて時刻toで負荷が急激に重くなつた時、誤差
増幅器Ａ２はトランジスタＱ５を「オフ」しP1
点の電圧を低くし、パルス幅変調器４のP2点の
パルス電圧の幅を広くしようとする。しかし時定
数回路５のコンデンサＣ４が放電するのでP1点
の電圧は急激に低くならない。そしてP1点の電
圧が時刻ｔ１１で一定の低いレベルになるまでに
P2点には複数のパルス電圧が発生する。さらに
このP2点のパルス電圧の数に応じて主トランス
Ｔ１の１次巻線Ｌ１１の電流の方向も（＋）方
向、（−）方向といつたように変化する。第４図
では時刻toから時刻ｔ１１の間にこの電流の方向
が１回変つており、主トランスＴ１のコアの磁束
密度Ｂの変化する方向も同じように変る。しかも
時刻ｔ１１までにP2点のパルス電圧の幅は順次
広がつてゆき、P2点のパルス電圧に応動する１
次巻線Ｌ１１の電流によるコアの磁束密度Ｂの変
化も大きくなる。従つて同方向に磁化する時の磁
束密度Ｂの値も順次大きくなる。
増幅器Ａ２はトランジスタＱ５を「オフ」しP1
点の電圧を低くし、パルス幅変調器４のP2点の
パルス電圧の幅を広くしようとする。しかし時定
数回路５のコンデンサＣ４が放電するのでP1点
の電圧は急激に低くならない。そしてP1点の電
圧が時刻ｔ１１で一定の低いレベルになるまでに
P2点には複数のパルス電圧が発生する。さらに
このP2点のパルス電圧の数に応じて主トランス
Ｔ１の１次巻線Ｌ１１の電流の方向も（＋）方
向、（−）方向といつたように変化する。第４図
では時刻toから時刻ｔ１１の間にこの電流の方向
が１回変つており、主トランスＴ１のコアの磁束
密度Ｂの変化する方向も同じように変る。しかも
時刻ｔ１１までにP2点のパルス電圧の幅は順次
広がつてゆき、P2点のパルス電圧に応動する１
次巻線Ｌ１１の電流によるコアの磁束密度Ｂの変
化も大きくなる。従つて同方向に磁化する時の磁
束密度Ｂの値も順次大きくなる。
第４図では例えば（−）方向の磁束密度ＢがＢ
１，Ｂ２と順次大きくなつている。このことは次
に生ずる反対方向の磁束密度Ｂの最大磁束密度＋
BM−BM間において許容される変化量が大きくな
ることと等価である。
１，Ｂ２と順次大きくなつている。このことは次
に生ずる反対方向の磁束密度Ｂの最大磁束密度＋
BM−BM間において許容される変化量が大きくな
ることと等価である。
よつて順次広がつてきたP2点のパルス電圧の
幅が最も大きな幅のパルス電圧を生じ始める時刻
ｔ１１では、磁束密度Ｂの許容される変化量も
P2点のパルス幅が広がり始めて最も大きくなり、
第２図の時刻ｔ１、時刻ｔ３間と同じ幅のパルス
電圧が時刻ｔ１１、時刻ｔ１２間で生じてもコア
の磁束密度Ｂは最大磁束密度＋BMに容易に達す
ることはない。
幅が最も大きな幅のパルス電圧を生じ始める時刻
ｔ１１では、磁束密度Ｂの許容される変化量も
P2点のパルス幅が広がり始めて最も大きくなり、
第２図の時刻ｔ１、時刻ｔ３間と同じ幅のパルス
電圧が時刻ｔ１１、時刻ｔ１２間で生じてもコア
の磁束密度Ｂは最大磁束密度＋BMに容易に達す
ることはない。
これは第５図の磁化特性において例えば本発明
が磁束密度−B2から（＋）方向に磁化させるの
に対し、第１図のスイツチングレギユレータが磁
束密度−B1程度から（＋）方向に磁化させる場
合を対比させれば明らかである。
が磁束密度−B2から（＋）方向に磁化させるの
に対し、第１図のスイツチングレギユレータが磁
束密度−B1程度から（＋）方向に磁化させる場
合を対比させれば明らかである。
なお負荷が軽くなる場合はトランジスタＱ５が
「オン」し定電圧VCCにより定電流回路６の電流
に比較して大きなコレクタ電流が流れ、P1点の
電圧は速やかに上昇し応答が遅れることはない。
「オン」し定電圧VCCにより定電流回路６の電流
に比較して大きなコレクタ電流が流れ、P1点の
電圧は速やかに上昇し応答が遅れることはない。
以上述べたように本発明のスイツチングレギユ
レータは、時定数回路を負荷とするエミツタホロ
ワ回路に誤差増幅器の出力側を接続してあり、さ
らにエミツタホロワ回路と時定数回路の接続点お
よびアース間には定電流回路を接続してある。そ
してパルス幅変調器の入力側には、検出出力電圧
値に応じた入力が加えられる。また、負荷が急激
に重くなつた場合には、主トランスの１次側に接
続した１対のトランジスタのベース入力のパルス
幅を増大させるためのパルス幅変調器の前記入力
の変化が遅延される。
レータは、時定数回路を負荷とするエミツタホロ
ワ回路に誤差増幅器の出力側を接続してあり、さ
らにエミツタホロワ回路と時定数回路の接続点お
よびアース間には定電流回路を接続してある。そ
してパルス幅変調器の入力側には、検出出力電圧
値に応じた入力が加えられる。また、負荷が急激
に重くなつた場合には、主トランスの１次側に接
続した１対のトランジスタのベース入力のパルス
幅を増大させるためのパルス幅変調器の前記入力
の変化が遅延される。
このことにより、負荷が急激に重くなつて、主
トランスの１次巻線に大きな電流が流れる時、そ
の電流による磁化とは反対方向のコアの磁化を大
きくしてコアの飽和によるスイツチングトランジ
スタの破損を防ぐことができる。
トランスの１次巻線に大きな電流が流れる時、そ
の電流による磁化とは反対方向のコアの磁化を大
きくしてコアの飽和によるスイツチングトランジ
スタの破損を防ぐことができる。
しかも負荷が急激に軽くなる場合には、ベース
入力のパルス幅を縮めるためのパルス幅変調器の
入力の変化は、負荷が重くなる場合のように遅延
されない。従つて、その場合に整流、平滑回路の
平滑コンデンサの電圧が上昇して破損したり、出
力端子に過電圧が生ずることの不都合が妨がれ
る。
入力のパルス幅を縮めるためのパルス幅変調器の
入力の変化は、負荷が重くなる場合のように遅延
されない。従つて、その場合に整流、平滑回路の
平滑コンデンサの電圧が上昇して破損したり、出
力端子に過電圧が生ずることの不都合が妨がれ
る。
このように本発明のスイツチングレギユレータ
は、負荷が急激に重くなる場合の技術問題を解決
しているが、そのことによつて逆の場合、つまり
負荷が急激に軽くなる場合の不都合は何ら存在し
ない。このような本発明は実施例のようなハーフ
ブリツジ形のものに限定されるものではなく、１
対のスイツチングトランジスタを交互に「オン」
させる他の種々の方式のスイツチングレギユレー
タ、例えばフルブリツジ形やプツシユプル形のス
イツチングレギユレータに応用することができ
る。そして主トランスのコアの１方向だけの磁化
を用いる１石式のスイツチングレギユレータに比
較して、主トランスのコアの最大磁束密度を小さ
くし、その形状も小さくできるという、この種の
スイツチングレギユレータの利点を確実に活かす
ことができる。又実施例ではパルス幅変調器４の
論理、誤差増幅器Ａ２の論理は一例を示したにす
ぎない。上記の説明は誤差増幅器Ａ２の電圧の減
少変化がP2点のパルス電圧の幅を増大させると
共に１対のトランジスタＱ１，Ｑ２にベース入力
のパルス幅を増大させる場合について行なつた
が、逆論理の構成で誤差増幅器Ａ２の電圧の増加
変化がパルス幅を増大させる場合には誤差増幅器
Ａ２の電圧の増加に対して変化を遅延させること
によつて同様に構成することができる。
は、負荷が急激に重くなる場合の技術問題を解決
しているが、そのことによつて逆の場合、つまり
負荷が急激に軽くなる場合の不都合は何ら存在し
ない。このような本発明は実施例のようなハーフ
ブリツジ形のものに限定されるものではなく、１
対のスイツチングトランジスタを交互に「オン」
させる他の種々の方式のスイツチングレギユレー
タ、例えばフルブリツジ形やプツシユプル形のス
イツチングレギユレータに応用することができ
る。そして主トランスのコアの１方向だけの磁化
を用いる１石式のスイツチングレギユレータに比
較して、主トランスのコアの最大磁束密度を小さ
くし、その形状も小さくできるという、この種の
スイツチングレギユレータの利点を確実に活かす
ことができる。又実施例ではパルス幅変調器４の
論理、誤差増幅器Ａ２の論理は一例を示したにす
ぎない。上記の説明は誤差増幅器Ａ２の電圧の減
少変化がP2点のパルス電圧の幅を増大させると
共に１対のトランジスタＱ１，Ｑ２にベース入力
のパルス幅を増大させる場合について行なつた
が、逆論理の構成で誤差増幅器Ａ２の電圧の増加
変化がパルス幅を増大させる場合には誤差増幅器
Ａ２の電圧の増加に対して変化を遅延させること
によつて同様に構成することができる。
第１図は従来のスイツチングレギユレータを示
す回路図であり、第２図は第１図のスイツチング
レギユレータの動作波形図であり、第３図は本発
明のスイツチングレギユレータの一実施例を示す
回路図であり、第４図は第３図の実施例のスイツ
チングレギユレータの動作波形図であり、第５図
は主トランスのコアの磁化特性を示す図であり、
第６図は第３図の１部回路図である。 Ａ１１，Ａ１２，Ａ１，Ａ２：誤差増幅器、
４：パルス幅変調器、５：時定数回路、６：定電
流回路、Ｑ１，Ｑ２：スイツチングトランジス
タ、Ｑ５：トランジスタ。
す回路図であり、第２図は第１図のスイツチング
レギユレータの動作波形図であり、第３図は本発
明のスイツチングレギユレータの一実施例を示す
回路図であり、第４図は第３図の実施例のスイツ
チングレギユレータの動作波形図であり、第５図
は主トランスのコアの磁化特性を示す図であり、
第６図は第３図の１部回路図である。 Ａ１１，Ａ１２，Ａ１，Ａ２：誤差増幅器、
４：パルス幅変調器、５：時定数回路、６：定電
流回路、Ｑ１，Ｑ２：スイツチングトランジス
タ、Ｑ５：トランジスタ。
Claims (1)
- １ １対のトランジスタを夫々のベース入力によ
り交互に「オン」して主トランスの１次側に交互
に反対方向の電流を流し、その２次誘起電圧を整
流して直流出力を得ると共に、検出出力電圧値に
応じてパルス幅変調器により前記トランジスタの
ベース入力のパルス幅を制御して出力電圧が一定
になるようにしたスイツチングレギユレータにお
いて、パルス幅変調器の入力側には、コンデンサ
と抵抗を含む時定数回路、該時定数回路を負荷と
するエミツタホロワ回路が接続され、該エミツタ
ホロワ回路には検出出力電圧値に応じた誤差信号
を得る誤差増幅器が接続され、さらにエミツタホ
ロワ回路と時定数回路との接続点およびアース間
に定電流回路が接続されており、前記ベース入力
のパルス幅を増大させる場合には、パルス幅変調
器に加わる入力の変化が遅延されるようにしたこ
とを特徴とするスイツチングレギユレータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56064789A JPS57193819A (en) | 1981-04-28 | 1981-04-28 | Switching regulator |
| US06/371,264 US4449175A (en) | 1981-04-28 | 1982-04-23 | Switching regulator |
| CA000401726A CA1180382A (en) | 1981-04-28 | 1982-04-27 | Feedback circuit for switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56064789A JPS57193819A (en) | 1981-04-28 | 1981-04-28 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57193819A JPS57193819A (en) | 1982-11-29 |
| JPS6353792B2 true JPS6353792B2 (ja) | 1988-10-25 |
Family
ID=13268344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56064789A Granted JPS57193819A (en) | 1981-04-28 | 1981-04-28 | Switching regulator |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4449175A (ja) |
| JP (1) | JPS57193819A (ja) |
| CA (1) | CA1180382A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4559590A (en) * | 1983-03-24 | 1985-12-17 | Varian Associates, Inc. | Regulated DC to DC converter |
| JPS6022471A (ja) * | 1983-07-15 | 1985-02-04 | Kyosan Electric Mfg Co Ltd | スイツチングレギユレ−タ |
| JPS6077289U (ja) * | 1983-11-01 | 1985-05-30 | 株式会社明電舎 | スイツチング方式直流電源 |
| JPS61161698A (ja) * | 1985-01-09 | 1986-07-22 | Hitachi Medical Corp | インバ−タ式ｘ線装置 |
| US5252905A (en) * | 1985-12-23 | 1993-10-12 | York International Corporation | Driving system for single phase A-C induction motor |
| US4860185A (en) * | 1987-08-21 | 1989-08-22 | Electronic Research Group, Inc. | Integrated uninterruptible power supply for personal computers |
| US4945467A (en) * | 1988-02-26 | 1990-07-31 | Black & Decker Inc. | Multiple-mode voltage converter |
| US4891746A (en) * | 1988-12-05 | 1990-01-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of optimizing the efficiency of a high frequency zero voltage switching resonant power inverter for extended line and load range |
| US5012401A (en) * | 1990-03-19 | 1991-04-30 | Allied-Signal Inc. | Switching power supply with foldback current limiting |
| KR920009016A (ko) * | 1990-10-31 | 1992-05-28 | 강진구 | 펄스 트랜스를 이용한 전류감지회로 |
| US6020436A (en) * | 1993-03-09 | 2000-02-01 | The Chromaline Corporation | Photosensitive resin composition |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| JP2002514378A (ja) | 1997-01-24 | 2002-05-14 | シンクォール・インコーポレーテッド | 高効率電力変換装置 |
| US6246207B1 (en) | 1998-06-26 | 2001-06-12 | A. O. Smith Corporation | Method and apparatus for controlling an induction motor |
| US6819574B2 (en) * | 2003-01-24 | 2004-11-16 | Virginia Tech Intellectual Properties, Inc. | Self-driven circuit for synchronous rectifier DC/DC converter |
| US7016203B2 (en) * | 2003-01-24 | 2006-03-21 | Virginia Tech Intellectual Properties, Inc. | Self-driven circuit for synchronous rectifier DC/DC converter |
| DE102006045970A1 (de) * | 2006-09-27 | 2008-04-03 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Betreiben eines Transformators |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4030019A (en) * | 1975-11-10 | 1977-06-14 | General Electric Company | Static inverter control circuit |
| US4063306A (en) * | 1976-09-24 | 1977-12-13 | General Electric Company | Actively switched damping circuit |
| US4148097A (en) * | 1977-07-01 | 1979-04-03 | Bell Telephone Laboratories, Incorporated | DC to DC converter utilizing current control for voltage regulation |
| US4150424A (en) * | 1978-04-04 | 1979-04-17 | International Telephone And Telegraph Corporation | Dynamic current balancing for power converters |
| US4270164A (en) * | 1979-02-28 | 1981-05-26 | Contraves Goerz Corporation | Short circuit protection for switching type power processors |
| US4344124A (en) * | 1979-03-22 | 1982-08-10 | Motorola, Inc. | Start-up timer for a switching power supply |
| US4371824A (en) * | 1979-07-05 | 1983-02-01 | Eaton Corporation | Base drive and overlap protection circuit |
-
1981
- 1981-04-28 JP JP56064789A patent/JPS57193819A/ja active Granted
-
1982
- 1982-04-23 US US06/371,264 patent/US4449175A/en not_active Expired - Fee Related
- 1982-04-27 CA CA000401726A patent/CA1180382A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1180382A (en) | 1985-01-02 |
| US4449175A (en) | 1984-05-15 |
| JPS57193819A (en) | 1982-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| US4736284A (en) | Switching power supply circuit including forward converter | |
| US4449175A (en) | Switching regulator | |
| US4870554A (en) | Active snubber forward converter | |
| US3573605A (en) | Closed loop ferroresonant regulator | |
| US4417153A (en) | High frequency switching circuit | |
| JPH0315423B2 (ja) | ||
| US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
| JPS626871Y2 (ja) | ||
| JPH0739149A (ja) | 電圧共振コンバータ用整流平滑回路 | |
| JPS5924627B2 (ja) | スイッチング電源 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JP2554158B2 (ja) | マグアンプ回路 | |
| JPH0231913Y2 (ja) | ||
| JPH0237276Y2 (ja) | ||
| JP2502967B2 (ja) | スイッチングレギュレ−タ | |
| JPS6127939B2 (ja) | ||
| JPH0667208B2 (ja) | 電源回路 | |
| JPS5932361A (ja) | 電源回路 | |
| JPS6232702B2 (ja) | ||
| JPS61132076A (ja) | 電源回路 | |
| JPS642963B2 (ja) | ||
| JPS6057199B2 (ja) | 放電灯点灯装置 | |
| JPS6020488A (ja) | 誘導加熱調理器 | |
| JPH0318431B2 (ja) |