JPH01321864A - パルス幅変調方式インバータの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ＧＴＯなどの、自己遮断能力を有する半導体
スイッチング素子を主回路のスイッチング素子として用
いたパルス幅変調方式のインバータの制御装置に係り、
特に、電気車用可変電圧可変周波数インバータに好適な
パルス幅変調方式インバータの制御装置に関する。

［従来の技術］ 近年、走行間動用モータとして、誘導電動機などの交流
電動機を用い、これをＧＴＯなどの自己遮断能力をもっ
た半導体スイッチング素子を主回路スイッチング素子と
したＶＶＶＦ　（可変電圧可変周波数）インバータで駆
動制御する方式の電気車が注目されているが、このよう
な主回路にＧＴＯ素子を用いて誘導電動機を駆動するＶ
ＶＶＦインバータ装置においては、出力電圧の基本波成
分である変調波信号と三角波等の搬送波との比較でパル
ス信号を作成する２いわゆるパルス幅変調方式が従来か
ら採用されている。

このうち、回路構成を簡単にしてディジタル化を図った
パルス幅変調方式の制御装置に関連するものとしては、
例えば特開昭６０−７０９７８号、特開昭６０−１３４
７７２号等により開示されている。

［発明が解決しようとする課題］ 上記従来技術は、インバータ装置のスイッチング動作ス
タート時、いわゆるゲートスタート時における主回路で
の電圧分布モードについて特に配慮がされておらず、た
またま特定の電圧分布モードになっていたときに相短絡
をひき起すという問題点があった。すなわち、上記従来
技術では、パルス幅変調信号を作成する制御装置であり
、ゲート信号のスタートタイミングについては明示され
ていない。

しかして、ゲートスタート時にパルス幅変調信号で決ま
る点弧順で点弧させる場合、主回路の上下アームに印加
されている電圧はバランスがとれているとは限らず、オ
ン信号の与えられていないアームのフリーホイールダイ
オードにフリーホイール電流の流れるモードが存在し得
るが、このときには、フリーホイールダイオードの順方
向電圧降下でＧＴ○素子のゲートからアノードへ向かっ
て電流が流れ、ＧＴＯ素子の耐圧が著しく低下する現象
を生じる。このとき、対をなしている上下のアームにオ
ン信号を与えると、耐圧の低下しているアームの素子の
方も点弧してしまい、相短絡となってＧＴＯ素子を破壊
してしまう問題を生じてしまうのである。

本発明の目的は上記のようなモードの発生をなくシ、常
に正常なゲートスタートを行う制御装置を提供すること
にある。

［課題を解決するための手段］ 上記目的は、インバータをゲートスタートさせるときに
は、それに先立って、主回路のアームの上か下の一方の
全てのスイッチング素子にオン信号が与えられるように
して達成される。

［作用］ インバータ主回路の上下アームのうちの一方のアームに
存在する全相のスイッチング素子に、同時にオン信号を
与えたあとでゲートスタートさせれば、その素子を消弧
するとき、そのゲート、カソード間には逆バイアスが印
加されるので、フリーホイールダイオードの順方向電圧
降下によるカソードからゲート、アノードに電流が流れ
る状態での電圧分布モードの発生がなく、ＧＴＯなどの
スイッチング素子の耐圧の低下を防ぐことができる。

［実施例］ 以下１本発明によるパルス幅変調方式インバータの制御
装置について１図示の実施例により詳細に説明する。

第２図は本発明の一実施例が適用された。ｖｖＶＦイン
バータ制御による電気車の一例を示したもので、架線か
らパンタグラフ、ＬＣフィルタ回路を介して電源から供
給された直流電力を、主回路ＴＭ、ＰＷＭ信号制御部ｐ
ｃ、ゲート信号発生部ＧＯなどからなるＶＶＶＦインバ
ータ装置で可変電圧可変周波数の３相交流電力に変換し
、電気車推進用の誘導電動機Ｍに供給して電気車を走行
させるようになっているものである。

このとき、誘導電動機Ｍによって得られるトルクは、大
略、この電動機Ｍのすベリ周波数Ｆ、で決められるので
、電流検出器ＣＤで検出した電動機電流ＩＭと、トルク
指令値工、とを電動機電流制御部ＣＣで比較し、この比
較結果に基づいてすべり周波数Ｆ８を得ると共に、パル
スジェネレータＰＧとロータ周波数検出部ＲＣでロータ
周波数ＦＲを得、これらを加算器ＡＤで加算することに
よりインバータ周波数ＦＩＮｖを求め、これをＰＷＭ信
号制御部ＰＣに入力し、所定の出力電圧と出力周波数の
交流電力が主回路ＩＭから得られるように、パルス幅変
調を行うのである。

また、このとき、主回路ＩＭの入力直流電圧が変動する
と出力交流電圧が影響を受けるため、この入力直流電圧
ｖｇを電圧制御部ＶＤで検出し、制御信号ＰｖをＰＷＭ
信号制御部ｐｃが取込んで補正するようになっている。

第１図は本発明によるパルス幅変調方式インバータの制
御装置の一実施例で、第２図のシステムにおけるＰＷＭ
信号制御部ＰＣとゲート信号発生部ＧＧに対応するもの
であり、以下、本発明の一実施例について、この第１図
により説明する。第１図において、１はマイクロコンピ
ュータで、種々のパラメータからパルス幅変調信号作成
のための変調率信号やゲートのオン／オフタイミングを
出力するもの、２は変調率信号と搬送波信号とを比較し
てパルス幅変調信号を作成し、また基本クロック信号Ｉ
ＭＣＫを発生する変調回路、３はパルス幅変調信号のラ
ッチ回路、４はゲートスター１−時にオン信号を三相同
時にスタートさせるためのタイミングを作成する同期回
路、５は同期回路４の出力で制御され、ＲＯＭ２２に格
納されているオフ信号に関するデータを読み出すクロッ
クを設定するオフ信号のカウンタ回路、６はオフ信号の
カウンタ回路５のクロックで読み出されるＲＯＭ２２の
データの中のオン開始信号０ＮＳＴによって動作を開始
し、ＲＯＭ２２に格納されているオン信号に関するデー
タを読み出すクロックを設定するオン信号のカウンタ回
路、７はパルス幅変調信号の時間幅が最小オフ時間より
も短い場合にラッチ回路２のクロックを制御し、少なく
とも最小オフ時間幅を確保するラッチ制御回路、８はラ
ッチ回路２の出力の変化状態から上下アームの切替えタ
イミングを作成するタイミング回路、９はこの切替えタ
イミングから上下各アームの点弧及び消弧のタイミング
を決定するセレクタ回路、１０はセレクタ回路９のデー
タとＲＯＭ２２のオン時間データＯＮとから上下アーム
のオン信号を作成する出力信号論理回路、１１は出力信
号論理のタイミングとオフ時間データＯＦＦとから上下
アームのオフ信号を作成するオフ信号論理回路、１２は
短絡検知信号ＭＡＳＫからＭＡＳＫ信号を作成するＭＡ
ＳＫ信号回路、１３は出力信号論理のタイミングから２
相で反転させた上下アームのオン信号を作成するオン信
号の論理回路、１４は一斉オン及び一斉オフ信号を発生
するハード側の検知回路、１５は一斉オン及び一斉オフ
信号とマイクロコンピュータ１から出力されるゲートの
オン／オフタイミングをラッチするラッチ回路、１６は
ラッチした一斉オン信号のパルス幅を確保するオン信号
回路、１７はオフタイミングのパルス幅を確保するオフ
信号回路、１８はオンとオフ信号の優先順位を決定し、
またオンとオフのモードを設定するオン／オフ信号順位
回路、１９は一斉オフモードのラッチ回路、２０は一斉
オンモードと出力論理タイミングとから一斉オン時のア
ームの点弧状況を判定し、消弧しているアームの点弧タ
イミングをセレクタ９に出力するオンアーム判定回路、
２１は一斉オン時にオン信号のカウンタをクリアするタ
イミングを作成するリセット回路、２２はパルス幅変調
信号のラッチを制御するためのＣＨＧ信号、オン信号と
同期する短絡検知信号ＭＡＳＫ、最小オフ時間データＯ
ＦＦ、オン時間データＯＮ、オフ信号のカウンタの終了
信号０ＦＳＰ。

オン信号のカウンタの開始指示信号０ＮＳＴと終了信号
０ＮＳＴの各時間管理データを格納したＲＯＭ、２３は
一斉オフ信号とゲートのオン／オフタイミングを合成す
るゲート回路、２４はオン信号のカウンタ回路のゲート
回路である。

次に、第３図、第４図を用いて動作の説明を行う。

まず、第３図は主回路Ｖ相の上下アームを示し、ゲート
スタート時にＵ相、Ｗ相の下アームとＶ相の上アームを
点弧するという動作パターンになった場合を説明するた
めのもので、Ａ第１図の実施例を総括したゲート信号発
生部、ｖｐはＶ指上アームのＧＴ○素子、ＶＮは下アー
ムのＧＴ○素子、ＤＦＶＰは上アームのフライホイール
ダイオード、ＤＦＶＮは下アームのフライホイールダイ
オード、ＲｖＰ、ＲｖＮはＧＴ○素子のゲート、カソー
ド間に接続される抵抗、Ｉｒはフリーホイール電流、■
ＫｏはフリーホイールダイオードＤ　ＦｖＮの順方向電
圧降下によってＧＴＯ素子ＶＮのカソード側から抵抗Ｒ
ｖＮを介してゲートへ、更にアノードへと流れる電流、
Ｉｖは上アームのＧＴ○素子ｖＰを点弧した時の電流、
４０は誘導電動機の交流側巻線に接続される端子、５０
は直流電源、５１はＧＮＤである。次に、第４図はゲー
トスタート時に三相の下アームを同時に点弧させた後、
第３図の点弧パターンで動作させる場合で、第８図と同
一部分には同一符号を付してあり、Ｉ　ＯＦＦはＧＴ○
素子ＶＮを消弧させる場合にカソード、ゲート間に印加
される逆バイアスによって流れる電流である。

ここでゲートスタート時を考えると、アームの点弧順は
パルス幅変調信号の状態で決まるが、必ずしも各アーム
三相同時に点弧するタイミングであるとは限らない。例
えば、第３図のように、Ｕ。

Ｗ相の下アームを点弧し、その後Ｖ相の上アームが点弧
する動作パターンでは、■相の下アームにフリーホイー
ル電流ＩＰが流れるモードが生じ、ダイオードＤＦｖＮ
の順方向電圧降下で点線で示すように電Ａ　Ｉ　Ｋａが
流れ、このためＧＴＯ素子ＶＮの耐圧が著しく低下する
現象が生じる。この時にＧＴ○素子■Ｐを点弧させると
ＧＴ○素子ＶＮの方も点弧してしまい、相短絡となり素
子を破壊してしまう。

ここで、上記のモードの発生について、詳しく説明する
。

以上の説明では省略されていたが、インバータの主回路
スイッチング素子には、第７図に示すように、フリーホ
イールダイオードＤＦｖＰ、ＤＦｖＮの外にもスナバ回
路用のコンデンサＣ５ｖｐ＋　ｃｇＶＮと、ダイオード
ＤＦＶＰ、ＤＦｖＮが設けられている。なお、この第７
図では、Ｖ相アームについてだけ示されているが、他の
Ｕ相、Ｗ相のアームについても、全く同じようにして設
けられていることは、言うまでもない。

そして、このスナバ回路、特に、そのスナバコンデンサ
の存在が、上記したモードの現出に大きな意味をもって
いるのである。

第５図はＰＷＭ変調波と搬送波、それにＰＷＭ信号ＰＷ
Ｕ、ＰＷＶ、ＰＷＷの関係を表わす図であるが、ここで
、いま、ゲートスタートのタイミングが、例えば図示の
Ａ点であったとすると、このＡ点で、まず第６図に示す
ように、オンゲート信号ＧＵＮ、、ＧＷＮがＧＴＯ素子
ＯＮ、ＷＮ１ｍ印加され、第７図に示すように、これら
のＧＴＯ素子ＵＮ、ＷＮがオンする。なお、オンしたＧ
ＴＯ素子は、ハツチングで塗りつぶして示しである。

そして、これにより、直流電源からスナバコンデンサｃ
　ｓｖｐと誘導電動機Ｍの巻線Ｌｖを経て他の巻線Ｌｕ
、Ｌｗに分流して流れる充電々流工。を生じる。なお、
この電流ＩＣは、スナバコンデンサｃ　ｓｖｐのキャパ
シタンスと、巻線Ｌｕ、ＬＶ、Ｌｗのインダクタンスに
よる振動電流となる。

ところで、この充電々流工。は、スナバコンデンサｃ　
ｓｖｐが直流電源の電圧に等しい電圧■６にまで充電さ
れるまで流れるが、電圧がｖ８にまで達すると流れなく
なり、今度は第８図に示すように、誘導電動機Ｍの巻線
り。ＨＬＶＩ　Ｌ”ｄのインダクタンス分に蓄えられた
磁束により、フリーホイールダイオードＤＦＶＮを通る
電流ＩＦを発生するモードとなる。そして、このモード
では、この電流ＩＦによりフリーホイールダイオードＤ
ＦＶＮの順方向電圧ＶＦＶＮが現われる。

このときでの順方向電圧ＶＦｖＮは３ｖ程度であるが、
この電圧ＶＦＶＮにより、今度は第９図に破線の矢印で
示すように、Ｇ−に間抵抗ＲｖＮを介してＧＴＯ素子Ｖ
Ｎのゲートからアノードに向う電流ＩＫＣが流れるモー
ドを生じ、上記したように、ＧＴ○素子ＶＮのｄＶ／ｄ
ｔ耐量が劣化してしまうのである。

そして、この後、第６図に示すように、ゲートスタート
時点Ａから所定の遅れ時間ｔｄが経過すると、ここでＵ
組上アームのＧＴＯ素子ｖＰに対するオンゲート信号Ｇ
ＶＰも立上り、この結果。

第１０図に示すように、この上アームのＧＴＯ素子ｖＰ
がオンするが、このとき、上記したように。

下アームのＧＴ○素子ＶＮは、そのｄＶ／ｄｔ耐量が低
下させられているため、上アームのＧＴＯ素子ｖＰがオ
ンしたことにより下アームのＧＴＯ素子ＶＮも点弧して
しまい、アーム短絡電流Ｉｖが流れてしまうアーム短絡
モードとなってしまうのである。

以上の第８図ないし第１０図の各時点での各部の電圧、
電流をタイムチャートで示すと第１１図のようになる。

この第１１図において、 時点Ａ（第６図、第７９図） オンゲート信号ＧＵＮ、ＧＷＮが立上り、ＧＴＯ素子Ｕ
Ｎ、ＷＮがオンされる。

時点Ａ−Ｂ　（第７図） この期間、■組上アームのスナバコンデンサｃ　ｓｖｐ
のキャパシタンスと誘導電動機Ｍの巻線のインダクタン
スとによる振動電流工。が流れ、スナバコンデンサＣ、
ｖ、は電ｇ電圧Ｖｓにまで充電される。

時点Ｂ−＋Ｃ（第８図、第９図） 時点Ｂ以降、それまで流れていた電流工。は、今度はＶ
組下アームのフリーホイールダイオードＤＦＶＮを順方
向に流れる電流ＩＦに変り、順方向電圧降下による電圧
ＶＦＶＮを生じ、これによりＧＴ○素子ＶＮのゲートか
らアノードに向う電流ＩＫｃを発生させる。そして、こ
の結果、このＧＴＯ素子ＶＮのｄＶ／ｄｔ耐量を劣化さ
せている。

時点Ｃ（第６図、第１０図） 時点Ａから時間ｔｄ遅れてオンゲート信号ＧＶＰが立上
り、Ｕ組上アームのＧＴＯ素子ｖＰがオンされる。

時点Ｄ（第１０図） 上アームのＧＴＯ素子ｖＰがオンされたことにより下ア
ームのＧＴＯ素子ＶＮのアノード−カソード間に電圧が
現われるが、ｄＶ／ｄｔ耐量が劣化しているため、この
ＧＴＯ素子ＶＮも点弧してしまい、アーム短絡電流工、
が流れてしまう。このため、巻線り、を流れていた電流
はゼロになる。

そこで、この発明では、上記したように、ゲートスター
ト時には、まず、とにかく、−旦は、必ず３相の全アー
ムの上アーム又は下アームの全てを同時にオンさせ、そ
の後、通常の動作に移行させるようにするのであり、実
施例により具体的にいえば、第５図のようなタイミング
では、第１２図に示すように、時点Ａで下アームの全て
をオンさせるように、３相のオンゲート信号ＧＵＮ、Ｇ
ＶＮ、ＧＷＮを同時に発生させるのである。

そうすると、その後、第１０図のように、Ｕ組下アーム
のＧＴＯ素子ＵＮとＷ組下アームのＧＴＯ素子ＷＮがオ
ンした状態で、さらにＶ指上アームのＧＴＯ素子ｖＰを
オンさせても、このときには、その前に、当然のことと
してＶ組下アームのＧＴＯ素子ＶＮが消弧動作を行う。

そして、このため、第４図に示すように、このＧＴＯ素
子ＶＮのゲートには逆バイアスが印加され電流Ｉ　ＯＦ
Ｆが流される。従って、ここでダイオードＤ　ＦＶＮに
フリーホイール電流Ｉｒ（第３図）が流れても、その順
方向電圧降下のパワーでは電流工。ＦＦを上回ることが
できず、ゲートからアノード側へ電流が流れることはな
い。従ってＧＴＯ素子ＶＮの耐圧も低下せず、ＧＴＯ素
子ｖＰを点弧させても相短絡となるようなことはない。

第１図で示したように、この実施例では、オン信号とオ
フ信号の関係は、パルス幅変調信号が変化するタイミン
グでオフ信号のカウンタを動作させ、その結果、出力さ
れるデータ０ＮＳＴでオン信号のカウンタを動作させる
ことにより与えられるようになっているので、オン信号
を３相同時にスタートさせるためには、オフ信号のカウ
ンタを同時に動作させてやればよい。そこで、この実施
例では、同期回路４にラッチ回路３の出力であるパルス
幅変調信号を取り込むだけでなく、ゲートのオン／オフ
のタイミングと一方オフのモードとを取り込むことで、
ゲートスタート時及び一斉オフ時にも３相同時に信号を
与えるようにしたものである。

第１３図は、この実施例における同期回路４を詳細に示
したもので、第１図と同一部分には同一符号を付しであ
る。ランチ６０．６１は第１図のラッチ回路３に相当す
る。またオン／オフ信号順位回路１８を含むタイミング
発生部はオン／オフ信号発生部６２で表わしている。６
３はＦＯＲゲート、６４はＡＮＤゲート、６５はＮＡＮ
Ｄゲートである。

ここで、まずパルス幅変調信号の変化時をみると、ＥＯ
Ｒゲート６３からは、パルス幅変調信号が変化する毎に
１クロック間の”Ｌ　１１出力が得られるが、他方、ゲ
ートオン／オフ信号、一斉オフ信号とも動作しないので
ｔｊＨＩＴレベルのままであり、ＡＮＤゲート６５から
はＩＩ　Ｈｕ出力が得られ、オフ信号のカウンタ回路５
を動作させている。−方、ゲートスタート時の場合には
、オン／オフ信号発生部６２から一定幅＋ｊＬｌｊのオ
ン／オフ信号が出力されるので、上記と同様ＡＮＤゲー
ト６５にはＩＩ　ＨＩ′比出力得られ、オフ信号のカウ
ンタ回路５を動作させることができる。

従って、このゲートのオン／オフ信号をＡＮＤゲート６
５に相当する他の相のゲートに並列に入力することによ
り、ゲートスタート時、まず第１２図に示すように、３
相同時にオンゲート信号を発生させ、第４図で説明した
ようにしてｄＶ／ｄｔ酎量の劣耐をなくし、アーム短絡
の虞れなく、正しいゲートスタートを与えることができ
る。

［発明の効果］ 本発明によれば、ゲートスタート時、インバータ主回路
のスイッチング素子の耐圧を低下させるような動作モー
ドが現われるのを充分に抑えることができるから、電気
車などでひんばんにゲートスタートを繰り返しても常に
確実な動作を与えることができ、信頼性の高いインバー
タ装置を容易に提供することができる。

【図面の簡単な説明】

第１図は本発明によるパルス幅変調方式インバータの制
御装置の一実施例を示すブロック図、第２図は本発明の
一実施例が適用されたインバータシステムの一例を示す
ブロック図、第３図及び第４図は動作モードの説明図、
第５図はパルス幅変調動作の説明図、第６図はゲートス
タート時でのオンゲート信号の説明図、第７図、第８図
、第９図それに第１０図はゲートスタート時での耐圧劣
化の説明図、第１１図は同じく耐圧劣化を説明するタイ
ムチャート、第１２図は３相同時オンゲートパルスの説
明図、第１３図は本発明の一実施例における同期回路を
示す回路図である。 ＩＭ・・・・・・インバータの主回路、ＵＰ、ＶＰ、Ｗ
Ｐ・・・・・・上アームの各相のＧＴＯ素子、ＵＮ、Ｖ
Ｎ。 ＷＮ・・・・・・下アームの各相のＧＴＯ素子、ＤＦＶ
ＰＩＤＦｖＮ・・・・・・フリーホイールダイオード、
Ｃ５ｖＰ。 Ｃ＆ｌＶＮ・・・・・・スナバコンデンサ。 第２図 第３図 第４図 第５図 ↑　　　　　　　→時間 零６図　　　　　　　第１２ＦＸＪ １１　　　　　　　　Ｉ ＡＣＡ 第７図 第８図 第９図 第１ＯＮ ｔｗｉｔ、１ヤー〜ノ １１４１１図 ８１３図

Claims (1)

1. 【特許請求の範囲】 １、自己遮断能力を有する半導体スイッチング素子を多
   相インバータ主回路のスイッチング素子として用い、フ
   リーホィールダイオードとスナバ回路とを備えたパルス
   幅変調方式インバータの制御装置において、上記多相イ
   ンバータ主回路の上下のアームの一方のアームの全ての
   相のスイッチング素子に同時にオン制御信号を供給する
   一斉オンパルス発生手段を設け、インバータ主回路のゲ
   ートスタート時点、上記スイッチング素子に対するイン
   バータ動作用のオン・オフパルスの供給開始に先立つて
   、上記一斉オンパルス発生手段を所定時間能動化させる
   ように構成したことを特徴とするパルス幅変調方式イン
   バータの制御装置。 ２、特許請求の範囲第１項において、上記パルス幅変調
   方式インバータが、制御信号を作成するマイクロコンピ
   ュータと、この制御信号に基づいてパルス幅変調信号を
   作成する変調手段と、時間管理データを保持する記憶手
   段と、上記パルス幅変調信号の変化タイミングに基づい
   て上記記憶手段から所定のオフ信号に関するデータを読
   出すためのクロック信号を設定するクロック信号設定手
   段と、動作異常を検出して一斉オン及び一斉オフ信号を
   発生する異常検知手段と、該一斉オン及び一斉オフ信号
   と上記マイクロコンピュータから発生されるゲート制御
   用のオン・オフ信号とをラッチしてゲートのオン・オフ
   タイミングを決定する演算手段とを備え、上記記憶手段
   から読出したオン・オフ信号のデータと上記オン・オフ
   タイミングとに基づいて上記ゲート制御用のオン・オフ
   信号を作成するように構成されていることを特徴とする
   パルス幅変調方式インバータの制御装置。 ３、特許請求の範囲第１項又は第２項において、上記パ
   ルス幅変調方式インバータが、電気車推進用の交流電動
   機を駆動制御するための可変電圧可変周波数インバータ
   であることを特徴とするパルス幅変調方式インバータの
   制御装置。