JPH0132591B2 - - Google Patents
Info
- Publication number
- JPH0132591B2 JPH0132591B2 JP55128334A JP12833480A JPH0132591B2 JP H0132591 B2 JPH0132591 B2 JP H0132591B2 JP 55128334 A JP55128334 A JP 55128334A JP 12833480 A JP12833480 A JP 12833480A JP H0132591 B2 JPH0132591 B2 JP H0132591B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明はデジタル信号処理装置の波形整形回
路に係り、特にそのアイ開口率を実質的に大きく
して符号誤りの発生の確率を減少させるようにし
たものに関する。
路に係り、特にそのアイ開口率を実質的に大きく
して符号誤りの発生の確率を減少させるようにし
たものに関する。
近時、例えばオーデイオ信号等をPCM化して
テープやデイスク等の記録媒体を介して記録、再
生するいわゆるPCM記録再生システムの開発が
盛んに行なわれている。そして、このようなデジ
タル的な記録再生システムでは、通常のアナログ
的な記録再生システムと異なり、符号誤りの発生
率がシステムの良否を決める重要なポイントとな
つている。ここで、付号誤りの対策としては、シ
ステム全体の例えばドロツプアウト、ジツタ、ピ
ークシフト等種々の原因による誤りを観察、測定
し、その原因、性格の異なる符号誤りの全てを一
括して統計的に把握することが重要である。とこ
ろで、符号誤りの発生率の値は、変復調方式や回
路構成及び波形等化器等に依存することが多く、
その評価を決めることは極めて困難であり、また
その評価を決めるための手段も系統的なものが確
立していないのが現状であるが、その一手段とし
て記録された信号波形をオシロスコープで観測
し、検出点回りの余裕により符号誤り率を判断す
るといういわゆるアイダイヤグラム（アイパター
ンとも言う）が一般的に用いられている。
テープやデイスク等の記録媒体を介して記録、再
生するいわゆるPCM記録再生システムの開発が
盛んに行なわれている。そして、このようなデジ
タル的な記録再生システムでは、通常のアナログ
的な記録再生システムと異なり、符号誤りの発生
率がシステムの良否を決める重要なポイントとな
つている。ここで、付号誤りの対策としては、シ
ステム全体の例えばドロツプアウト、ジツタ、ピ
ークシフト等種々の原因による誤りを観察、測定
し、その原因、性格の異なる符号誤りの全てを一
括して統計的に把握することが重要である。とこ
ろで、符号誤りの発生率の値は、変復調方式や回
路構成及び波形等化器等に依存することが多く、
その評価を決めることは極めて困難であり、また
その評価を決めるための手段も系統的なものが確
立していないのが現状であるが、その一手段とし
て記録された信号波形をオシロスコープで観測
し、検出点回りの余裕により符号誤り率を判断す
るといういわゆるアイダイヤグラム（アイパター
ンとも言う）が一般的に用いられている。
第１図ａ，ｂはこのようなアイダイヤグラムの
一例を示すもので、図中＋印で示す検出点の回り
の余裕によつて、符号誤りの発生の確率を判断す
るものである。そして、一般に記録密度の低い場
合には、第１図ａに示すように検出点回りの余裕
が大きくつまり符号誤り率が低く、記録密度の高
い場合には、同図ｂに示すように検出点回りの余
裕が小さくつまり符号誤り率が高くなるものであ
る。また、図中ｂ／ａをアイ開口率Ｐと言い、符
号誤りの発生率を数値で得られるものである。
一例を示すもので、図中＋印で示す検出点の回り
の余裕によつて、符号誤りの発生の確率を判断す
るものである。そして、一般に記録密度の低い場
合には、第１図ａに示すように検出点回りの余裕
が大きくつまり符号誤り率が低く、記録密度の高
い場合には、同図ｂに示すように検出点回りの余
裕が小さくつまり符号誤り率が高くなるものであ
る。また、図中ｂ／ａをアイ開口率Ｐと言い、符
号誤りの発生率を数値で得られるものである。
ここで、上記PCM記録再生システムにおいて
は、再生時に、記録媒体に記録された信号を読出
して、まず整つたデジタル信号波形に整形してか
ら、復号化等を行なうようにしている。第２図は
このような従来の波形整形回路を示すものであ
る。すなわち、１１は入力端子で、図示しない記
録媒体に記録された信号が読出されて供給される
ものである。つまり、例えば記録時にオーデイオ
信号を符号化して得られたPCMデジタルデータ
が第３図ａに示すような波形であつたとすると、
このPCMデジタルデータがテープやデイスク等
の記録媒体に記録されることになる。そして、記
録された内容を読出すと、第３図ｂに示すような
信号波形となつており、この信号が上記入力端子
１１に供給されるものである。
は、再生時に、記録媒体に記録された信号を読出
して、まず整つたデジタル信号波形に整形してか
ら、復号化等を行なうようにしている。第２図は
このような従来の波形整形回路を示すものであ
る。すなわち、１１は入力端子で、図示しない記
録媒体に記録された信号が読出されて供給される
ものである。つまり、例えば記録時にオーデイオ
信号を符号化して得られたPCMデジタルデータ
が第３図ａに示すような波形であつたとすると、
このPCMデジタルデータがテープやデイスク等
の記録媒体に記録されることになる。そして、記
録された内容を読出すと、第３図ｂに示すような
信号波形となつており、この信号が上記入力端子
１１に供給されるものである。
そして、入力端子１１に供給された上記信号
は、比較回路１２によつて、その電圧レベルを例
えば定電圧源１３のような基準電圧生成部によつ
て生成される上記信号の中心レベル相当の基準電
圧V1（第３図ｂ中点線で示す）と比較される。す
ると、比較回路１２は第３図ｃに示すように、上
記信号の電圧レベルが基準電圧V1よりも高けれ
ばハイレベル（以下Ｈレベルという）、低ければ
ローレベル（以下Ｌレベルという）の信号を出力
する。そして、比較回路１２の出力は保持回路と
してのＤタイプフリツプフロツプ（以下DFFと
いう）１４の入力端Ｄに供給される。このDFF
１４は、そのクロツク端Ｃに接続端子１５を介し
て供給される第３図ｄに示すような所定周期の同
期信号の立上り時に、入力端Ｄに供給された信号
をセツトして、出力端Ｑから出力するものであ
る。このため、DFF１４の出力端Ｑには、第３
図ｅに示すように、第３図ｂに示した信号を同図
ａに示す元のPCMデジタルデータに波形整形し
た信号が出力され、この出力が出力端子１６を介
して図示しない復号化回路等に供給されるもので
ある。そして、上記DFF１４の出力が前記アイ
ダイヤグラムの検出点に相当するもので、該
DFF１４のＨレベル及びＬレベル出力に誤りが
生じる確率が、検出点回りの余裕によつて判断さ
れるものである。
は、比較回路１２によつて、その電圧レベルを例
えば定電圧源１３のような基準電圧生成部によつ
て生成される上記信号の中心レベル相当の基準電
圧V1（第３図ｂ中点線で示す）と比較される。す
ると、比較回路１２は第３図ｃに示すように、上
記信号の電圧レベルが基準電圧V1よりも高けれ
ばハイレベル（以下Ｈレベルという）、低ければ
ローレベル（以下Ｌレベルという）の信号を出力
する。そして、比較回路１２の出力は保持回路と
してのＤタイプフリツプフロツプ（以下DFFと
いう）１４の入力端Ｄに供給される。このDFF
１４は、そのクロツク端Ｃに接続端子１５を介し
て供給される第３図ｄに示すような所定周期の同
期信号の立上り時に、入力端Ｄに供給された信号
をセツトして、出力端Ｑから出力するものであ
る。このため、DFF１４の出力端Ｑには、第３
図ｅに示すように、第３図ｂに示した信号を同図
ａに示す元のPCMデジタルデータに波形整形し
た信号が出力され、この出力が出力端子１６を介
して図示しない復号化回路等に供給されるもので
ある。そして、上記DFF１４の出力が前記アイ
ダイヤグラムの検出点に相当するもので、該
DFF１４のＨレベル及びＬレベル出力に誤りが
生じる確率が、検出点回りの余裕によつて判断さ
れるものである。
ところで、上記のような従来の波形整形回路で
は、回路自体に何ら符号誤り率を低下させるため
の手段が施されておらず、該波形整形回路で符号
誤りが生じた場合、その誤りは次段の復号化回路
等に伝送され結果として再生されるオーデイオ信
号に悪影響をおよぼすという問題がある。また、
これは先に第１図ｂで示したように、記録密度が
高い程、伝送路の周波数特性やＳ／Ｎ比などによ
り、記録媒体からの信号読出しに誤りが生じ易い
ものである。
は、回路自体に何ら符号誤り率を低下させるため
の手段が施されておらず、該波形整形回路で符号
誤りが生じた場合、その誤りは次段の復号化回路
等に伝送され結果として再生されるオーデイオ信
号に悪影響をおよぼすという問題がある。また、
これは先に第１図ｂで示したように、記録密度が
高い程、伝送路の周波数特性やＳ／Ｎ比などによ
り、記録媒体からの信号読出しに誤りが生じ易い
ものである。
この発明は上記事情を考慮してなされたもの
で、符号誤りの発生の確率を減少させることがで
きる極めて良好なデジタル信号処理装置の波形整
形回路を提供することを目的とする。
で、符号誤りの発生の確率を減少させることがで
きる極めて良好なデジタル信号処理装置の波形整
形回路を提供することを目的とする。
以下、この発明の一実施例について図面を参照
して詳細に説明する。第４図において、２１は入
力端子で、図示しない記録媒体に記録された信号
が読出されて供給されるものである。この入力端
子２１は比較回路２２のプラス入力端＋に接続さ
れている。そして、上記比較回路２２のマイナス
入力端−は、切換スイツチ２３の可動接点２４に
接続されている。また、この切換スイツチ２３の
第１の固定接点２５は、図示極性の定電圧源２
６，２７を直列に介して接地されている。そし
て、上記定電圧源２６と２７との接続点は、切換
スイツチ２３の第２の固定接点２８に接続されて
いる。
して詳細に説明する。第４図において、２１は入
力端子で、図示しない記録媒体に記録された信号
が読出されて供給されるものである。この入力端
子２１は比較回路２２のプラス入力端＋に接続さ
れている。そして、上記比較回路２２のマイナス
入力端−は、切換スイツチ２３の可動接点２４に
接続されている。また、この切換スイツチ２３の
第１の固定接点２５は、図示極性の定電圧源２
６，２７を直列に介して接地されている。そし
て、上記定電圧源２６と２７との接続点は、切換
スイツチ２３の第２の固定接点２８に接続されて
いる。
また、上記比較回路２２の出力端は、DFF２
９の入力端Ｄに接続されている。このDFF２９
のクロツク端Ｃには、接続端子３０を介して所定
周期の同期信号が供給される。さらに、上記
DFF２９の出力端Ｑは、出力端子３１を介して
図示しない復号化回路等に接続されている。
９の入力端Ｄに接続されている。このDFF２９
のクロツク端Ｃには、接続端子３０を介して所定
周期の同期信号が供給される。さらに、上記
DFF２９の出力端Ｑは、出力端子３１を介して
図示しない復号化回路等に接続されている。
ここで、上記切換スイツチ２３の可動接点２４
は、DFF２９の出力端ＱがＨレベルのとき第１
の固定接点２５に接続され、Ｌレベルのとき第２
の固定接点２８に接続されるものである。
は、DFF２９の出力端ＱがＨレベルのとき第１
の固定接点２５に接続され、Ｌレベルのとき第２
の固定接点２８に接続されるものである。
上記のような構成において、以下第５図に示す
タイミング図を参照してその動作を説明する。ま
ず、例えば記録時にオーデイオ信号を符号化して
得られたPCMデジタルデータが第５図ａに示す
ような波形であつて、このPCMデジタルデータ
をテープやデイスク等の記録媒体に記録し、その
記録内容が読出されて入力端子２１に供給された
とき、第５図ｂに実線で示すような信号波形であ
つたとする。すると、今時刻T1でDFF２９の出
力端Ｑが第５図ｅに示すようにＬレベルである
と、切換スイツチ２３の可動接点２４は第２の固
定接点２８に接続され、比較回路２２のマイナス
入力端−には、定電圧源２７の基準電圧V2（第５
図ｂ参照）が印加されている。そして、この時刻
T1では入力端子２１の信号の電圧レベルが基準
電圧V2よりも低いため、比較回路２２の出力は
第５図ｃに示すようにＬレベルとなつている。
タイミング図を参照してその動作を説明する。ま
ず、例えば記録時にオーデイオ信号を符号化して
得られたPCMデジタルデータが第５図ａに示す
ような波形であつて、このPCMデジタルデータ
をテープやデイスク等の記録媒体に記録し、その
記録内容が読出されて入力端子２１に供給された
とき、第５図ｂに実線で示すような信号波形であ
つたとする。すると、今時刻T1でDFF２９の出
力端Ｑが第５図ｅに示すようにＬレベルである
と、切換スイツチ２３の可動接点２４は第２の固
定接点２８に接続され、比較回路２２のマイナス
入力端−には、定電圧源２７の基準電圧V2（第５
図ｂ参照）が印加されている。そして、この時刻
T1では入力端子２１の信号の電圧レベルが基準
電圧V2よりも低いため、比較回路２２の出力は
第５図ｃに示すようにＬレベルとなつている。
このような状態で、ある検出点（時刻T2）で
入力端子２１の信号の電圧レベルが基準電圧V2
よりも高くなると（第５図ｂ参照）、比較回路２
２の出力は第５図ｃに示すようにＨレベルとな
る。このため、DFF２９は、そのクロツク端Ｃ
に供給される第５図ｄに示すクロツクパルスの時
刻T2の次のパルス立上り（時刻T3）でＨレベル
にセツトされる。すると、DFF２９の出力端Ｑ
がＨレベルとなるので、切換スイツチ２３の可動
接点２４は、第１の固定接点２５に接続され、比
較回路２２のマイナス入力端−には、定電圧源２
６，２７の各電圧V1、V2を加えた基準電圧V1＋
V2（第５図ｂ中点線で示す）が印加される。この
ため、次の検出点（時刻T4）は、信号の電圧レ
ベルが基準電圧V1＋V2よりも低くなる点であり、
結果として第６図に示すアイダイヤグラムの検出
点が図中上方に移動する。つまりアイダイヤグラ
ムか図中矢印Ａ方向に下がることになり、実質的
に検出点回りの余裕を広げアイ開口率を大きくす
ることができる。
入力端子２１の信号の電圧レベルが基準電圧V2
よりも高くなると（第５図ｂ参照）、比較回路２
２の出力は第５図ｃに示すようにＨレベルとな
る。このため、DFF２９は、そのクロツク端Ｃ
に供給される第５図ｄに示すクロツクパルスの時
刻T2の次のパルス立上り（時刻T3）でＨレベル
にセツトされる。すると、DFF２９の出力端Ｑ
がＨレベルとなるので、切換スイツチ２３の可動
接点２４は、第１の固定接点２５に接続され、比
較回路２２のマイナス入力端−には、定電圧源２
６，２７の各電圧V1、V2を加えた基準電圧V1＋
V2（第５図ｂ中点線で示す）が印加される。この
ため、次の検出点（時刻T4）は、信号の電圧レ
ベルが基準電圧V1＋V2よりも低くなる点であり、
結果として第６図に示すアイダイヤグラムの検出
点が図中上方に移動する。つまりアイダイヤグラ
ムか図中矢印Ａ方向に下がることになり、実質的
に検出点回りの余裕を広げアイ開口率を大きくす
ることができる。
すなわち、第５図上で言えば、基準電圧をV1
＋V2とすることにより、比較回路２２の出力が
Ｌレベレ（時刻T4）になるタイミングを、時刻
T5におけるクロツクパルスの立上りに対して、
基準電圧V2のみのときに比して手前にとること
ができ、要するに時刻T5におけるクロツクパル
スの立上りに対して余裕を持つて比較回路２２の
出力をＬレベルにすることができるということで
ある。
＋V2とすることにより、比較回路２２の出力が
Ｌレベレ（時刻T4）になるタイミングを、時刻
T5におけるクロツクパルスの立上りに対して、
基準電圧V2のみのときに比して手前にとること
ができ、要するに時刻T5におけるクロツクパル
スの立上りに対して余裕を持つて比較回路２２の
出力をＬレベルにすることができるということで
ある。
また、時刻T5でDFF２９の出力端ＱがＬレベ
ルになると、切換スイツチ２３が切換わり、次の
検出点（時刻T6）では基準電圧はV2のみととな
る。この場合には、第６図に示すアイダイヤグラ
ムの検出点が図中下方に移動する、つまりアイダ
イヤグラムが図中矢印Ｂ方向に上がることにな
り、実質的に検出点回りの余裕を広げ、アイ開口
率を大きくすることができるものである。
ルになると、切換スイツチ２３が切換わり、次の
検出点（時刻T6）では基準電圧はV2のみととな
る。この場合には、第６図に示すアイダイヤグラ
ムの検出点が図中下方に移動する、つまりアイダ
イヤグラムが図中矢印Ｂ方向に上がることにな
り、実質的に検出点回りの余裕を広げ、アイ開口
率を大きくすることができるものである。
従来のように比較回路の基準レベルが一定の場
合には、信号の検出点（保持回路にて保持するタ
イミング）が信号レベルと基準レベルとの一致点
（ゼロクロス点）に時間的に近いとき、信号レベ
ルと基準レベルにあまり差がないため、ノイズが
原因となる信号レベルのふらつきにより検出出力
が不安定となる。
合には、信号の検出点（保持回路にて保持するタ
イミング）が信号レベルと基準レベルとの一致点
（ゼロクロス点）に時間的に近いとき、信号レベ
ルと基準レベルにあまり差がないため、ノイズが
原因となる信号レベルのふらつきにより検出出力
が不安定となる。
これに対し、上記実施例のように保持回路の出
力に応じて比較回路の基準レベルを可変し、ゼロ
クロス点を信号の検出点の手前の方に時間的にシ
フトさせることにより、信号検出点の回りで信号
レベルと基準レベルの差に余裕をもたせることが
でき、つまり相対的にアイ開口率を大きくするこ
とができ、ノイズ等による信号レベルのふらつき
に対して誤つて検出することを防止することがで
きる。すなわち、符号誤りの発生する確率を減少
させることができるものである。
力に応じて比較回路の基準レベルを可変し、ゼロ
クロス点を信号の検出点の手前の方に時間的にシ
フトさせることにより、信号検出点の回りで信号
レベルと基準レベルの差に余裕をもたせることが
でき、つまり相対的にアイ開口率を大きくするこ
とができ、ノイズ等による信号レベルのふらつき
に対して誤つて検出することを防止することがで
きる。すなわち、符号誤りの発生する確率を減少
させることができるものである。
次に、第７図及び第８図はそれぞれこの発明の
他の実施例を示すものである。第７図に示すもの
は、DFF２９の出力をアツテネータ３２を介し
て、定電圧源３３あるいは所定の回路によつて生
成される入力端子２１の信号の中心レベル相当電
圧に加えたものを基準電圧とするもので、DFF
２９の出力のＨレベルとＬレベルとの電圧差を利
用したものである。
他の実施例を示すものである。第７図に示すもの
は、DFF２９の出力をアツテネータ３２を介し
て、定電圧源３３あるいは所定の回路によつて生
成される入力端子２１の信号の中心レベル相当電
圧に加えたものを基準電圧とするもので、DFF
２９の出力のＨレベルとＬレベルとの電圧差を利
用したものである。
また、第８図に示すものは、入力端子２１の信
号の電圧レベルと定電圧源３４，３５の電圧の和
V4＋V5とを比較する第１の比較回路３６と、入
力端子２１の信号の電圧ベルと定電圧源３５の電
圧V5とを比較する第２の比較回路３７とを備え、
DFF２９の出力に応じて切換スイツチ３８によ
り第１及び第２の比較回路３６，３７の出力を選
択するようにしたものである。
号の電圧レベルと定電圧源３４，３５の電圧の和
V4＋V5とを比較する第１の比較回路３６と、入
力端子２１の信号の電圧ベルと定電圧源３５の電
圧V5とを比較する第２の比較回路３７とを備え、
DFF２９の出力に応じて切換スイツチ３８によ
り第１及び第２の比較回路３６，３７の出力を選
択するようにしたものである。
そして、これらの構成によつても、上記実施例
と同様な効果を得ることができるものである。
と同様な効果を得ることができるものである。
なお、この発明は上記各実施例に限定されるも
のではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。
のではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。
したがつて、以上詳述したようにこの発明によ
れば、保持回路の出力に応じて比較回路の基準レ
ベルを可変し実質的にアイ開口率を大きくするよ
うにしたので、符号限りの発生の確率を減少させ
ることのできる極めて良好なデジタル信号処理装
置の波形整形回路を提供することができる。
れば、保持回路の出力に応じて比較回路の基準レ
ベルを可変し実質的にアイ開口率を大きくするよ
うにしたので、符号限りの発生の確率を減少させ
ることのできる極めて良好なデジタル信号処理装
置の波形整形回路を提供することができる。
第１図ａ，ｂはそれぞれアイダイヤグラムの説
明図、第２図は従来のデジタル信号処理装置の波
形整形回路を示すブロツク構成図、第３図ａ乃至
ｅはそれぞれ第２図の動作を説明するためのタイ
ミング図、第４図はこの発明に係るデジタル信号
処理装置の波形整形回路の一実施例を示すブロツ
ク構成図、第５図ａ乃至ｅはそれぞれ同実施例の
動作を説明するためのタイミング図、第６図は同
実施例のアイダイヤグラム、第７図及び第８図は
それぞれこの発明の他の実施例を示すブロツク構
成図である。 １１……入力端子、１２……比較回路、１３…
…定電圧源、１４……DFF、１５……接続端子、
１６……出力端子、２１……入力端子、２２……
比較回路、２３……切換スイツチ、２４……可動
接点、２５……第１の固定接点、２６，２７……
定電圧源、２８……第２の固定接点、２９……
DFF、３０……接続端子、３１……出力端子、
３２……アツテネータ、３３乃至３５……定電圧
源、３６……第１の比較回路、３７……第２の比
較回路、３８……切換スイツチ。
明図、第２図は従来のデジタル信号処理装置の波
形整形回路を示すブロツク構成図、第３図ａ乃至
ｅはそれぞれ第２図の動作を説明するためのタイ
ミング図、第４図はこの発明に係るデジタル信号
処理装置の波形整形回路の一実施例を示すブロツ
ク構成図、第５図ａ乃至ｅはそれぞれ同実施例の
動作を説明するためのタイミング図、第６図は同
実施例のアイダイヤグラム、第７図及び第８図は
それぞれこの発明の他の実施例を示すブロツク構
成図である。 １１……入力端子、１２……比較回路、１３…
…定電圧源、１４……DFF、１５……接続端子、
１６……出力端子、２１……入力端子、２２……
比較回路、２３……切換スイツチ、２４……可動
接点、２５……第１の固定接点、２６，２７……
定電圧源、２８……第２の固定接点、２９……
DFF、３０……接続端子、３１……出力端子、
３２……アツテネータ、３３乃至３５……定電圧
源、３６……第１の比較回路、３７……第２の比
較回路、３８……切換スイツチ。
Claims (1)
- １ 記録媒体に記録された情報信号のレベルを基
準レベルとの比較で識別する比較回路と、この比
較回路の出力を所定周期の同期信号に基づいてセ
ツトする保持回路とを有するデジタル信号処理装
置の波形整形回路において、前記比較回路の基準
レベルを、前記保持回路の出力が高レベルのとき
は高く、低レベルのときは低くなるように可変す
ることを特徴とするデジタル信号処理装置の波形
整形回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128334A JPS5753809A (en) | 1980-09-16 | 1980-09-16 | Waveform shaping circuit of digital signal processor |
| KR1019810003070A KR860000117B1 (ko) | 1980-09-16 | 1981-08-22 | 디지탈 신호 처리장치의 파형 정형회로 |
| DE8181107028T DE3171032D1 (en) | 1980-09-16 | 1981-09-07 | Wave-shaping circuit |
| EP81107028A EP0047955B1 (en) | 1980-09-16 | 1981-09-07 | Wave-shaping circuit |
| US06/300,604 US4574206A (en) | 1980-09-16 | 1981-09-09 | Wave-shaping circuit |
| CA000386064A CA1161128A (en) | 1980-09-16 | 1981-09-16 | Wave-shaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128334A JPS5753809A (en) | 1980-09-16 | 1980-09-16 | Waveform shaping circuit of digital signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753809A JPS5753809A (en) | 1982-03-31 |
| JPH0132591B2 true JPH0132591B2 (ja) | 1989-07-06 |
Family
ID=14982218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55128334A Granted JPS5753809A (en) | 1980-09-16 | 1980-09-16 | Waveform shaping circuit of digital signal processor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4574206A (ja) |
| EP (1) | EP0047955B1 (ja) |
| JP (1) | JPS5753809A (ja) |
| KR (1) | KR860000117B1 (ja) |
| CA (1) | CA1161128A (ja) |
| DE (1) | DE3171032D1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546394A (en) * | 1982-01-29 | 1985-10-08 | Sansui Electric Co., Ltd. | Signal reconstruction circuit for digital signals |
| JPS58194445A (ja) * | 1982-05-10 | 1983-11-12 | Sansui Electric Co | デイジタル信号抽出方式 |
| JPS58151156A (ja) * | 1982-03-04 | 1983-09-08 | Sansui Electric Co | デジタル信号の復調回路 |
| GB2120030B (en) * | 1982-03-04 | 1986-11-12 | Sansui Electric Co | Digital signal demodulator circuit |
| JPS58215846A (ja) * | 1982-06-09 | 1983-12-15 | Akai Electric Co Ltd | デ−タスライス回路 |
| EP0099956B1 (fr) * | 1982-07-28 | 1987-10-21 | International Business Machines Corporation | Récepteur de signaux et son utilisation dans un circuit de réception indiquant l'état de l'équipement connecté |
| GB2139027A (en) * | 1983-04-29 | 1984-10-31 | Philips Electronic Associated | Waveform converter circuit |
| JPS60176324A (ja) * | 1984-02-22 | 1985-09-10 | Pioneer Electronic Corp | 波形整形回路 |
| US4754477A (en) * | 1985-02-18 | 1988-06-28 | Tamura Electric Works, Ltd. | Key telephone system |
| EP0232181B1 (en) * | 1986-02-07 | 1992-09-16 | Matsushita Electric Industrial Co., Ltd. | Digital information reproducing apparatus |
| GB2198603A (en) * | 1986-12-05 | 1988-06-15 | Philips Electronic Associated | Divider circuit |
| US4771188A (en) * | 1987-03-23 | 1988-09-13 | Cheng Jyi Min | Adaptive threshold adjustment method and apparatus |
| JPH0198313A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | 同期化回路 |
| JPH0198923A (ja) * | 1987-10-12 | 1989-04-17 | Olympus Optical Co Ltd | カウント式測定器のカウントエラー検出回路 |
| JPH02126771A (ja) * | 1988-11-07 | 1990-05-15 | Aisin Seiki Co Ltd | 画像情報の２値化方法および装置 |
| US4945261A (en) * | 1989-03-27 | 1990-07-31 | National Semiconductor Corporation | Level and edge sensitive input circuit |
| NL8902225A (nl) * | 1989-09-05 | 1991-04-02 | Philips Nv | Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling. |
| US5025224A (en) * | 1989-12-08 | 1991-06-18 | The United States Of America As Represented By The Secretary Of The Air Force | Incremental integrator circuit |
| US5757210A (en) * | 1995-08-30 | 1998-05-26 | Cherry Semiconductor Corporation | Comparator with latch |
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
| FR2753586B1 (fr) * | 1996-09-18 | 1998-11-20 | Sgs Thomson Microelectronics | Circuit tampon de sortie de signaux logiques |
| JP3266182B2 (ja) * | 1997-06-10 | 2002-03-18 | 日本電気株式会社 | ビタビ復号器 |
| JP4204710B2 (ja) * | 1999-07-29 | 2009-01-07 | 株式会社ルネサステクノロジ | 入力閾値自動選択回路 |
| US6828828B2 (en) * | 2001-08-03 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Dynamic control of switching reference voltage |
| JP4374290B2 (ja) * | 2004-07-07 | 2009-12-02 | 株式会社オーディオテクニカ | デジタルオーディオ用の信号伝送装置 |
| JP2006303923A (ja) | 2005-04-20 | 2006-11-02 | Sharp Corp | 回路装置およびこれを備えた電子機器 |
| JP2007096593A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Corp | 受信装置 |
| US7475319B2 (en) * | 2006-08-24 | 2009-01-06 | Advantest Corporation | Threshold voltage control apparatus, test apparatus, and circuit device |
| US11399591B2 (en) | 2020-03-16 | 2022-08-02 | Robert Lyden | Article of footwear, method of making the same, and method of conducting retail and internet business |
| US12178288B2 (en) | 2020-03-16 | 2024-12-31 | Robert Lyden | Article of footwear, method of making the same, and method of conducting retail and internet business |
| US12660880B2 (en) | 2020-03-16 | 2026-06-23 | Robert Lyden | Article of footwear, method of making the same, and method of conducting retail and internet business |
| CN115765690B (zh) * | 2021-09-03 | 2026-02-13 | 长鑫存储技术有限公司 | 比较器及判决反馈均衡电路 |
| CN115765691B (zh) | 2021-09-03 | 2026-07-31 | 长鑫存储技术有限公司 | 比较器及判决反馈均衡电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3225213A (en) * | 1962-05-18 | 1965-12-21 | Beckman Instruments Inc | Transition detector |
| US3491304A (en) * | 1964-06-04 | 1970-01-20 | North American Rockwell | Closed loop signal sampling apparatus |
| GB1176556A (en) * | 1967-08-29 | 1970-01-07 | Decca Ltd | Improvements in Digital Differentiators |
| US3701954A (en) * | 1971-07-07 | 1972-10-31 | Us Navy | Adjustable pulse train generator |
| US3996479A (en) * | 1975-07-03 | 1976-12-07 | Westinghouse Electric Corporation | Comparator/bistable circuit |
| DD131324A1 (de) * | 1977-05-03 | 1978-06-14 | Klaus Spring | Triggerstufe fuer wechselspannung |
| JPS54121717A (en) * | 1978-03-15 | 1979-09-21 | Nippon Hoso Kyokai <Nhk> | Digital recording signal reproduction system |
| JPS55153457A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Data signal reproducing unit |
| DE3007502A1 (de) * | 1980-02-28 | 1981-09-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltung zur aufbereitung eines digital-signales |
| US4326169A (en) * | 1980-03-07 | 1982-04-20 | Bell Telephone Laboratories, Incorporated | Adaptive decision level circuit |
-
1980
- 1980-09-16 JP JP55128334A patent/JPS5753809A/ja active Granted
-
1981
- 1981-08-22 KR KR1019810003070A patent/KR860000117B1/ko not_active Expired
- 1981-09-07 DE DE8181107028T patent/DE3171032D1/de not_active Expired
- 1981-09-07 EP EP81107028A patent/EP0047955B1/en not_active Expired
- 1981-09-09 US US06/300,604 patent/US4574206A/en not_active Expired - Lifetime
- 1981-09-16 CA CA000386064A patent/CA1161128A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0047955A3 (en) | 1982-07-07 |
| CA1161128A (en) | 1984-01-24 |
| EP0047955A2 (en) | 1982-03-24 |
| JPS5753809A (en) | 1982-03-31 |
| EP0047955B1 (en) | 1985-06-19 |
| US4574206A (en) | 1986-03-04 |
| KR860000117B1 (ko) | 1986-02-19 |
| KR830007000A (ko) | 1983-10-12 |
| DE3171032D1 (en) | 1985-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000117B1 (ko) | 디지탈 신호 처리장치의 파형 정형회로 | |
| KR850001946B1 (ko) | 디지탈 파형 정형회로 | |
| JPH0157530B2 (ja) | ||
| US4546394A (en) | Signal reconstruction circuit for digital signals | |
| EP0385867A2 (en) | Digital signal reproducing apparatus | |
| US4837642A (en) | Threshold tracking system | |
| US6172622B1 (en) | Demodulating device, demodulating method and supply medium | |
| US5650988A (en) | Digital signal reproducing apparatus with an amplitude limit sampling means | |
| JPS6260747B2 (ja) | ||
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JPH0793899A (ja) | 磁気記録再生装置 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JP2834182B2 (ja) | デイジタル信号の変調および復調方式 | |
| JP2870060B2 (ja) | 符号化方法 | |
| KR880002694B1 (ko) | 신호 검출장치 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JPS6139236A (ja) | 光デイスク装置の読出し回路 | |
| JPS6329305A (ja) | デジタルデ−タ生成装置 | |
| JPH02214067A (ja) | ディジタル信号再生装置 | |
| JPH06243411A (ja) | 複数チャンネルの磁気記録方法 | |
| JPH04232668A (ja) | ディジタル情報検出装置 | |
| JPH037176B2 (ja) | ||
| JPS61117767A (ja) | デイジタル信号再生装置 |