JPH0132688B2 - - Google Patents
Info
- Publication number
- JPH0132688B2 JPH0132688B2 JP55155344A JP15534480A JPH0132688B2 JP H0132688 B2 JPH0132688 B2 JP H0132688B2 JP 55155344 A JP55155344 A JP 55155344A JP 15534480 A JP15534480 A JP 15534480A JP H0132688 B2 JPH0132688 B2 JP H0132688B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- signal
- terminal
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅復調器に関するもので、特に
簡単な構成で外付部品が少なく集積回路に適した
パルス幅復調器を提供しようとするものである。
簡単な構成で外付部品が少なく集積回路に適した
パルス幅復調器を提供しようとするものである。
本発明によれば、入力信号の正相信号及び逆相
信号をそれぞれ電流として取り出す手段、該正相
信号電流及び逆相信号電流をそれぞれ所定の定電
流と比較した差の過剰電流又は不足電流のいずれ
か一方を選択的に取り出すゲート手段を備え、該
ゲート手段の出力を高入力インピーダンス増幅回
路を通して、入力信号のキヤリアの幅に応じた出
力信号を得るようにしたことを特徴とするパルス
幅復調回路が得られる。
信号をそれぞれ電流として取り出す手段、該正相
信号電流及び逆相信号電流をそれぞれ所定の定電
流と比較した差の過剰電流又は不足電流のいずれ
か一方を選択的に取り出すゲート手段を備え、該
ゲート手段の出力を高入力インピーダンス増幅回
路を通して、入力信号のキヤリアの幅に応じた出
力信号を得るようにしたことを特徴とするパルス
幅復調回路が得られる。
次に実施例に従い、図面を参照して本発明を詳
細に説明する。
細に説明する。
第１図は本明によるパルス幅復調器の一実施例
を示す回路接続図である。
を示す回路接続図である。
第１図においてトランジスタQ3及びQ4は差動
増幅器を構成し、I1はその差動増幅器にバイアス
電流を流す定電流回路である。トランジスタQ3
のコレクタにはダイオードD1が接続され、ダイ
オードのカソード側にはトランジスタQ1のベー
スがダイオードのアノードはトランジスタQ1の
エミツタと共に電源に接続されている。同様にト
ランジスタQ4のコレクタにはダイオードD2とト
ランジスタQ2が接続されている。トランジスタ
Q2及びQ1のコレクタはそれぞれダイオードD3，
D4のアノードが接続され、カソードは共通に接
続されてエミツタホロワ回路を構成するトランジ
スタQ5のベースに接続されている。又トランジ
スタQ1及びQ2のコレクタはそれぞれ定電流回路
I2，I3によつて一定電流がアース電位へ側路され
ている。端子ａは入力信号端子で、端子ａに入力
信号が加えられない時差動増幅器を構成するトラ
ンジスタQ3，Q4には定電流回路I1によつて設定
される電流の半分の値（これをi1／２とする）が流 れている。従つてトランジスタQ1及びQ2にはi1／２ にほぼ等しい電流が流れる。ここで定電流回路
I2，I3によつて流れる電流をそれぞれi2、i3とし、
i1／２＜i2、i3となるように設定されているのでトラ ンジスタQ1及びQ2のコレクタ電位は低レベルに
なつたままである。従つて端子ｂの電位は低レベ
ルである。端子ａに信号が加えられると信号レベ
ルに応じてトランジスタQ3，Q4の電流が増減す
る。今正の信号が端子ａに加えられたとするとト
ランジスタQ3のベース電位は上るからトランジ
スタQ3に流れる電流は増大し、従つてトランジ
スタQ1の電流も増える。このトランジスタQ1の
電流が定電流回路I2によつて設定される電流i2よ
り大きくなるとトランジスタQ1のコレクタ電位
は上昇してダイオードD4を通してトランジスタ
Q5のベースにバイアスを供給し端子ｂの電位を
上昇させる。逆に端子ａに負の信号が印加される
とトランジスタQ3の電流は減少するがトランジ
スタQ4の電流が増大し、トランジスタQ2の電流
が増大しトランジスタQ2に流れる電流が電流i3よ
り大きくなるとトランジスタQ2のコレクタ電位
は上昇し端子ｂの電位は上昇する。つまり端子ａ
に信号入力がある場合には端子ｂは高レベルとな
り、端子ａに信号がない時端子ｂは低レベルとな
るパルス幅復調器を構成することができる。
増幅器を構成し、I1はその差動増幅器にバイアス
電流を流す定電流回路である。トランジスタQ3
のコレクタにはダイオードD1が接続され、ダイ
オードのカソード側にはトランジスタQ1のベー
スがダイオードのアノードはトランジスタQ1の
エミツタと共に電源に接続されている。同様にト
ランジスタQ4のコレクタにはダイオードD2とト
ランジスタQ2が接続されている。トランジスタ
Q2及びQ1のコレクタはそれぞれダイオードD3，
D4のアノードが接続され、カソードは共通に接
続されてエミツタホロワ回路を構成するトランジ
スタQ5のベースに接続されている。又トランジ
スタQ1及びQ2のコレクタはそれぞれ定電流回路
I2，I3によつて一定電流がアース電位へ側路され
ている。端子ａは入力信号端子で、端子ａに入力
信号が加えられない時差動増幅器を構成するトラ
ンジスタQ3，Q4には定電流回路I1によつて設定
される電流の半分の値（これをi1／２とする）が流 れている。従つてトランジスタQ1及びQ2にはi1／２ にほぼ等しい電流が流れる。ここで定電流回路
I2，I3によつて流れる電流をそれぞれi2、i3とし、
i1／２＜i2、i3となるように設定されているのでトラ ンジスタQ1及びQ2のコレクタ電位は低レベルに
なつたままである。従つて端子ｂの電位は低レベ
ルである。端子ａに信号が加えられると信号レベ
ルに応じてトランジスタQ3，Q4の電流が増減す
る。今正の信号が端子ａに加えられたとするとト
ランジスタQ3のベース電位は上るからトランジ
スタQ3に流れる電流は増大し、従つてトランジ
スタQ1の電流も増える。このトランジスタQ1の
電流が定電流回路I2によつて設定される電流i2よ
り大きくなるとトランジスタQ1のコレクタ電位
は上昇してダイオードD4を通してトランジスタ
Q5のベースにバイアスを供給し端子ｂの電位を
上昇させる。逆に端子ａに負の信号が印加される
とトランジスタQ3の電流は減少するがトランジ
スタQ4の電流が増大し、トランジスタQ2の電流
が増大しトランジスタQ2に流れる電流が電流i3よ
り大きくなるとトランジスタQ2のコレクタ電位
は上昇し端子ｂの電位は上昇する。つまり端子ａ
に信号入力がある場合には端子ｂは高レベルとな
り、端子ａに信号がない時端子ｂは低レベルとな
るパルス幅復調器を構成することができる。
第１図の回路においてダイオードD3及びD4は
整流用のダイオードであり、トランジスタQ5の
エミツタホロワ回路は上記ダイオードD3，D4で
整流した電流をトランジスタQ5のベースに存在
する寄生の容量で保持する為高インピーダンスと
なるように設けたものである。従つて集積回路化
にも適し、その場合、外付部品およびそのための
端子が不要となり、システム構成上コスト、スペ
ースの節約ができる。
整流用のダイオードであり、トランジスタQ5の
エミツタホロワ回路は上記ダイオードD3，D4で
整流した電流をトランジスタQ5のベースに存在
する寄生の容量で保持する為高インピーダンスと
なるように設けたものである。従つて集積回路化
にも適し、その場合、外付部品およびそのための
端子が不要となり、システム構成上コスト、スペ
ースの節約ができる。
第２図は本発明の他の実施例を示す回路接続図
で、第１図と同一の働きをなすものは同一の符号
を付した。第２図において定電流回路I2及びI3に
よつて設定される電流i2、i3はi1の半分以下の値
に設定されている。従つて端子ａからの信号の無
い状態では差動増幅器を構成するトランジスタ
Q3及びQ4は約i1／２の電流が流れているのでトラン ジスタQ3及びQ4のコレクタ電位は高電圧レベル
にある。端子ａから信号が加えられトランジスタ
Q3及びQ4の電流が信号に応じて増減し、トラン
ジスタQ1又はQ2の電流がそれぞれi2又はi3以下に
なると、トランジスタQ1又はQ2のコレクタ電位
は低レベルになつて端子ｂも低レベルになる。つ
まり第１図で説明した如く端子ｂにキヤリアの幅
に応じたパルス信号を取り出すことができる。
で、第１図と同一の働きをなすものは同一の符号
を付した。第２図において定電流回路I2及びI3に
よつて設定される電流i2、i3はi1の半分以下の値
に設定されている。従つて端子ａからの信号の無
い状態では差動増幅器を構成するトランジスタ
Q3及びQ4は約i1／２の電流が流れているのでトラン ジスタQ3及びQ4のコレクタ電位は高電圧レベル
にある。端子ａから信号が加えられトランジスタ
Q3及びQ4の電流が信号に応じて増減し、トラン
ジスタQ1又はQ2の電流がそれぞれi2又はi3以下に
なると、トランジスタQ1又はQ2のコレクタ電位
は低レベルになつて端子ｂも低レベルになる。つ
まり第１図で説明した如く端子ｂにキヤリアの幅
に応じたパルス信号を取り出すことができる。
又第１図、第２図とも差動増幅器をNPN型ト
ランジスタで構成したが、PNP型トランジスタ
で構成しても位相反転増幅器の極性を変えれば同
一の効果を得ることは明らかである。又第１図及
び第２図では位相反転増幅器のダイオードD1と
トランジスタQ1の電流比を１：１として説明し
たが特に１：１にする必要はなく例えば１：２で
もよい。いずれにしろ無信号時のトランジスタ
Q1及びQ2の電流に対して、定電流値i2とi3と大き
く（又は小さく）選んでおけばよいわけで、この
種の電流設定は集積回路において最も得意とする
所で容易に設定することができる。
ランジスタで構成したが、PNP型トランジスタ
で構成しても位相反転増幅器の極性を変えれば同
一の効果を得ることは明らかである。又第１図及
び第２図では位相反転増幅器のダイオードD1と
トランジスタQ1の電流比を１：１として説明し
たが特に１：１にする必要はなく例えば１：２で
もよい。いずれにしろ無信号時のトランジスタ
Q1及びQ2の電流に対して、定電流値i2とi3と大き
く（又は小さく）選んでおけばよいわけで、この
種の電流設定は集積回路において最も得意とする
所で容易に設定することができる。
第３図は本発明の更に他の実施例を示す回路接
続で、ダイオードD3，D4の代りにトランジスタ
Q6，Q7を用いたものであり、動作説明は省略す
るが第１図に示した実施例に準じた動作を行うこ
とはいうまでもない。
続で、ダイオードD3，D4の代りにトランジスタ
Q6，Q7を用いたものであり、動作説明は省略す
るが第１図に示した実施例に準じた動作を行うこ
とはいうまでもない。
一般的にいえば、D3，D4は整流作用ないしゲ
ート作用を有する素子でよいのである。
ート作用を有する素子でよいのである。
以上詳細に説明したように、簡単な構成のパル
ス幅復調器を構成でき、かつ寄生容量を活用して
いるので、特に外付容量を必要とせず、端子に制
約のある集積回路に好適で又電流比によつて入力
動作信号レベルを設定できるので、入力差動トラ
ンジスタのオフセツト電圧のバラツキの少ない点
でも集積回路に適している。
ス幅復調器を構成でき、かつ寄生容量を活用して
いるので、特に外付容量を必要とせず、端子に制
約のある集積回路に好適で又電流比によつて入力
動作信号レベルを設定できるので、入力差動トラ
ンジスタのオフセツト電圧のバラツキの少ない点
でも集積回路に適している。
第１図、第２図および第３図はそれぞれ本発明
の実施例を示す回路接続図である。 図において、R1，R2，R3……抵抗、D1，D2，
…D4……ダイオード、Q1，Q2，…Q7……トラン
ジスタ、I1，I2，I3……定電流回路、C1……コン
デンサ、ａ……入力端子、ｂ……出力端子、ｃ…
…電源端子。
の実施例を示す回路接続図である。 図において、R1，R2，R3……抵抗、D1，D2，
…D4……ダイオード、Q1，Q2，…Q7……トラン
ジスタ、I1，I2，I3……定電流回路、C1……コン
デンサ、ａ……入力端子、ｂ……出力端子、ｃ…
…電源端子。
Claims (1)
- １ 正相信号および逆相信号を含む入力信号が印
加される入力端と、該入力端に一方のトランジス
タの入力電極が接続され、入力信号の非印加時に
は定電流回路によつて設定される電流値の半分の
電流が流れる差動増幅回路と、該差動増幅回路か
ら取り出された正相信号および逆相信号を所定の
定電流と比較し、その差の過剰電流または不足電
流のいずれか一方を選択的に取り出すための定電
流負荷および該定電流負荷に整流性素子を介して
接続された高インピーダンス増幅回路とを有し、
前記高インピーダンス増幅回路から前記入力信号
のキヤリアの幅に応じた出力信号を得ることを特
徴とするパルス幅復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15534480A JPS5779728A (en) | 1980-11-05 | 1980-11-05 | Pulse width demodulating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15534480A JPS5779728A (en) | 1980-11-05 | 1980-11-05 | Pulse width demodulating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779728A JPS5779728A (en) | 1982-05-19 |
| JPH0132688B2 true JPH0132688B2 (ja) | 1989-07-10 |
Family
ID=15603832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15534480A Granted JPS5779728A (en) | 1980-11-05 | 1980-11-05 | Pulse width demodulating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5779728A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4870464A (ja) * | 1971-12-23 | 1973-09-25 | ||
| JPS4918022A (ja) * | 1972-06-09 | 1974-02-18 | ||
| JPS5542008B2 (ja) * | 1973-06-21 | 1980-10-28 |
-
1980
- 1980-11-05 JP JP15534480A patent/JPS5779728A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779728A (en) | 1982-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| US4283683A (en) | Audio bridge circuit | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS585594B2 (ja) | 整流回路 | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH0132688B2 (ja) | ||
| JPS59207715A (ja) | 増幅器 | |
| JP2665072B2 (ja) | 増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6121857Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6126848B2 (ja) | ||
| JPH021950Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH04369916A (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JPS6252489B2 (ja) |