JPH0132754B2 - - Google Patents
Info
- Publication number
- JPH0132754B2 JPH0132754B2 JP58014382A JP1438283A JPH0132754B2 JP H0132754 B2 JPH0132754 B2 JP H0132754B2 JP 58014382 A JP58014382 A JP 58014382A JP 1438283 A JP1438283 A JP 1438283A JP H0132754 B2 JPH0132754 B2 JP H0132754B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- voltage
- triangular wave
- wave voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は電圧制御範囲を広くすることが出来る
スイツチングレギユレータに関するものである。
スイツチングレギユレータに関するものである。
従来技術
第１図に示す従来のスイツチングレギユレータ
は、直流電源１にスイツチングトランジスタ２を
接続し、このトランジスタ２の断続動作によつて
直流電圧を断続して出力電圧を調整するように構
成されている。尚、平滑された所望レベルの直流
を得るためにトランジスタ２に直列に出力トラン
ス３が接続され、この２次側にダイオード４とコ
ンデンサ５とから成る整流平滑回路６が設けられ
ている。
は、直流電源１にスイツチングトランジスタ２を
接続し、このトランジスタ２の断続動作によつて
直流電圧を断続して出力電圧を調整するように構
成されている。尚、平滑された所望レベルの直流
を得るためにトランジスタ２に直列に出力トラン
ス３が接続され、この２次側にダイオード４とコ
ンデンサ５とから成る整流平滑回路６が設けられ
ている。
スイツチングトランジスタ２断続用の制御パル
スを供給するための回路は、大別して制御信号発
生回路７と、三角波電圧発生回路８と、電圧比較
器９と、駆動回路１０とから成る。制御信号発生
回路７は平滑回路６の出力段に得られる出力電圧
と基準電圧との差に対応した電圧を得るための誤
差増幅器と、この前段又は後段に設けられた出力
電圧調整用可変抵抗とを含む公知の回路であり、
所望出力電圧に対応したレベルの電圧を送出する
回路である。制御信号は原理的にはそのまま比較
器９の一方の入力端子（＋）に入力させても差支
えないが、この例では第１及び第２の直流電源ラ
イン１１，１２間に接続された第１及び第２の分
圧抵抗１３，１４と、一方の入力端子（＋）と他
方の直流電源ライン１２との間に接続された制御
トランジスタ１５とから成る制御電圧発生回路１
６によつて所望レベルの直流制御電圧を得て、こ
れを比較器９に入力させている。三角波電圧発生
回路８は比較器９の他方の入力端子（−）と第２
の直流電源ライン１２との間に接続されたコンデ
ンサ１８と、このコンデンサ１８に矩形波電圧を
印加する回路とから成る。矩形波電圧発生回路は
一対の電源ライン１１，１２間に接続された基準
電圧を得るための一対の分圧抵抗１９，２０と、
この一対の分圧抵抗１９，２０に中点から得られ
る基準電圧が一方の入力端子に入力される電圧比
較器２１と、この比較器２１の出力端子と他方の
入力端子との間に接続された抵抗２２と、出力端
子と電源ライン１１との間に接続された抵抗２３
と、出力端子と一方の入力端子との間に接続され
た抵抗２４とから成る。尚コンデンサ１８の端は
比較器２１の他方の入力端子に接続された他端は
電源ライン１２に接続されている。また制御パル
ス形成用比較器９の出力端子と電源ライン１１と
の間にプルアツプ抵抗１７が接続されている。
スを供給するための回路は、大別して制御信号発
生回路７と、三角波電圧発生回路８と、電圧比較
器９と、駆動回路１０とから成る。制御信号発生
回路７は平滑回路６の出力段に得られる出力電圧
と基準電圧との差に対応した電圧を得るための誤
差増幅器と、この前段又は後段に設けられた出力
電圧調整用可変抵抗とを含む公知の回路であり、
所望出力電圧に対応したレベルの電圧を送出する
回路である。制御信号は原理的にはそのまま比較
器９の一方の入力端子（＋）に入力させても差支
えないが、この例では第１及び第２の直流電源ラ
イン１１，１２間に接続された第１及び第２の分
圧抵抗１３，１４と、一方の入力端子（＋）と他
方の直流電源ライン１２との間に接続された制御
トランジスタ１５とから成る制御電圧発生回路１
６によつて所望レベルの直流制御電圧を得て、こ
れを比較器９に入力させている。三角波電圧発生
回路８は比較器９の他方の入力端子（−）と第２
の直流電源ライン１２との間に接続されたコンデ
ンサ１８と、このコンデンサ１８に矩形波電圧を
印加する回路とから成る。矩形波電圧発生回路は
一対の電源ライン１１，１２間に接続された基準
電圧を得るための一対の分圧抵抗１９，２０と、
この一対の分圧抵抗１９，２０に中点から得られ
る基準電圧が一方の入力端子に入力される電圧比
較器２１と、この比較器２１の出力端子と他方の
入力端子との間に接続された抵抗２２と、出力端
子と電源ライン１１との間に接続された抵抗２３
と、出力端子と一方の入力端子との間に接続され
た抵抗２４とから成る。尚コンデンサ１８の端は
比較器２１の他方の入力端子に接続された他端は
電源ライン１２に接続されている。また制御パル
ス形成用比較器９の出力端子と電源ライン１１と
の間にプルアツプ抵抗１７が接続されている。
このように構成された回路に於いて制御信号発
生回路７から直流制御信号が発生すると、この制
御信号のレベルに対応した制御トランジスタ１５
の導通状態が得られ、トランジスタ１５のVCE即
ち抵抗値は制御信号に対応した値になる。そし
て、トランジスタ１５は抵抗１４に並列接続され
ているので、分圧点の電位即ち比較器９の一方の
入力端子に供給される。第２図Ａに示す直流制御
電圧VAは制御トランジスタ１５の抵抗即ちVCEに
対応して変化する。三角波電圧発生回路８のコン
デンサ１８は比較器２１の矩形波出力によつて制
御され、高レベル期間に充電され、低レベル期間
に放電する。そして、制御パルス形成用の比較器
９の他方の入力端子に第２図Ａに示す三角波電圧
VCを供給する。制御パルス形成用比較器９は第
２図Ａに示す直流制御電圧VAと三角波電圧VCと
の比較器に基づいて第２図Ｂに示す比較出力VO
即ち制御パルスを発生する。この制御パルスは駆
動回路１０を介してスイツチングトランジスタ２
のベースに印加されるので、トランジスタ２は第
２図Ｂの制御パルスに応答して断続する。制御信
号のレベルの変化に対応して直流制御電圧VAが
第２図Ａの実線から点線に変化すると、制御パル
スの幅も第２図Ｂで実線から点線に変化し、この
結果、直流出力電圧も変化する。
生回路７から直流制御信号が発生すると、この制
御信号のレベルに対応した制御トランジスタ１５
の導通状態が得られ、トランジスタ１５のVCE即
ち抵抗値は制御信号に対応した値になる。そし
て、トランジスタ１５は抵抗１４に並列接続され
ているので、分圧点の電位即ち比較器９の一方の
入力端子に供給される。第２図Ａに示す直流制御
電圧VAは制御トランジスタ１５の抵抗即ちVCEに
対応して変化する。三角波電圧発生回路８のコン
デンサ１８は比較器２１の矩形波出力によつて制
御され、高レベル期間に充電され、低レベル期間
に放電する。そして、制御パルス形成用の比較器
９の他方の入力端子に第２図Ａに示す三角波電圧
VCを供給する。制御パルス形成用比較器９は第
２図Ａに示す直流制御電圧VAと三角波電圧VCと
の比較器に基づいて第２図Ｂに示す比較出力VO
即ち制御パルスを発生する。この制御パルスは駆
動回路１０を介してスイツチングトランジスタ２
のベースに印加されるので、トランジスタ２は第
２図Ｂの制御パルスに応答して断続する。制御信
号のレベルの変化に対応して直流制御電圧VAが
第２図Ａの実線から点線に変化すると、制御パル
スの幅も第２図Ｂで実線から点線に変化し、この
結果、直流出力電圧も変化する。
ところで、スイツチングトランジスタ２を
100kHz程度の高い繰返し周波数で継続する場合
には、トランジスタ２の数μsの蓄積時間を無視す
ることが出来なくなり、パルス幅を大幅に狭くす
ることが不可能であつた。このため、制御範囲が
必然的に狭くなつた。蓄積時間を減少させるため
に、第３図に示す如くスイツチングトランジスタ
２のベース回路に抵抗２５，２６を接続する他
に、ダイオード２７，２８を接続し、更にコレク
タに至るようにダイオード２９を接続し、トラン
ジスタ２を不飽和動作させることがある。しか
し、ダイオード２７〜２９が必要になるばかりで
なく、効率を向上させることが困難になる。
100kHz程度の高い繰返し周波数で継続する場合
には、トランジスタ２の数μsの蓄積時間を無視す
ることが出来なくなり、パルス幅を大幅に狭くす
ることが不可能であつた。このため、制御範囲が
必然的に狭くなつた。蓄積時間を減少させるため
に、第３図に示す如くスイツチングトランジスタ
２のベース回路に抵抗２５，２６を接続する他
に、ダイオード２７，２８を接続し、更にコレク
タに至るようにダイオード２９を接続し、トラン
ジスタ２を不飽和動作させることがある。しか
し、ダイオード２７〜２９が必要になるばかりで
なく、効率を向上させることが困難になる。
発明の目的
そこで、本発明の目的は制御範囲を容易に拡大
することが出来るスイツチングレギユレータを提
供することにある。
することが出来るスイツチングレギユレータを提
供することにある。
発明の構成
上記目的を達成するための本発明は、出力電圧
を調整するために直流電圧を継続するスイツチン
グ素子と、前記出力電圧を制御するための直流制
御信号を発生する制御信号発生回路と、前記制御
信号に応答して直流制御電圧を発生する制御電圧
発生回路と、制御パルスを形成するための三角波
電圧を発生する三角波電圧発生回路と、一方の入
力端子に供給される前記直流制御電圧と他方の入
力端子に供給される前記三角波電圧とを比較して
前記スイツチング素子を継続制御するための制御
パルスを形成する電圧比較器と、前記三角波電圧
の発生周期が前記出力電圧を低減させる時に長く
なるように前記制御信号に直接又は間接に応答し
て前記三角波電圧の発生周期を制御する三角波電
圧周期制御回路とを備えたスイツチングレギユレ
ータに係わるものである。
を調整するために直流電圧を継続するスイツチン
グ素子と、前記出力電圧を制御するための直流制
御信号を発生する制御信号発生回路と、前記制御
信号に応答して直流制御電圧を発生する制御電圧
発生回路と、制御パルスを形成するための三角波
電圧を発生する三角波電圧発生回路と、一方の入
力端子に供給される前記直流制御電圧と他方の入
力端子に供給される前記三角波電圧とを比較して
前記スイツチング素子を継続制御するための制御
パルスを形成する電圧比較器と、前記三角波電圧
の発生周期が前記出力電圧を低減させる時に長く
なるように前記制御信号に直接又は間接に応答し
て前記三角波電圧の発生周期を制御する三角波電
圧周期制御回路とを備えたスイツチングレギユレ
ータに係わるものである。
発明の効果
本発明においては、出力電圧を低減させる時
に、三角波電圧の周期を長くするので、制御パル
スの幅が狭くなると共に周期が長くなる。即ちパ
ルス幅制御と周波数制御が同時に行われる。これ
により、極めて小さい出力電圧を得ることがで
き、制御範囲の拡大が可能になる。
に、三角波電圧の周期を長くするので、制御パル
スの幅が狭くなると共に周期が長くなる。即ちパ
ルス幅制御と周波数制御が同時に行われる。これ
により、極めて小さい出力電圧を得ることがで
き、制御範囲の拡大が可能になる。
実施例
次に、第４図〜第７図を参照して本発明の実施
例に係わるスイツチングレギユレータについて述
べる。但し、第４図〜第７図に於いて、第１図〜
第３図と共通する部分には同一の符号を付してそ
の説明を省略する。この実施例では第４図から明
らかなように、制御トランジスタ１５のコレクタ
と制御パルス形成用比較器９の一方の入力端子
（＋）との間に第１のダイオード３０が接続され、
またコンデンサ１８の一端と制御トランジスタ１
５のコレクタとの間に第２のダイオード３１と抵
抗３２との直列回路から成る三角波電圧周期制御
回路３３が接続されている。
例に係わるスイツチングレギユレータについて述
べる。但し、第４図〜第７図に於いて、第１図〜
第３図と共通する部分には同一の符号を付してそ
の説明を省略する。この実施例では第４図から明
らかなように、制御トランジスタ１５のコレクタ
と制御パルス形成用比較器９の一方の入力端子
（＋）との間に第１のダイオード３０が接続され、
またコンデンサ１８の一端と制御トランジスタ１
５のコレクタとの間に第２のダイオード３１と抵
抗３２との直列回路から成る三角波電圧周期制御
回路３３が接続されている。
この第４図の回路で出力電圧を上げるために制
御信号のレベルが低い場合には、制御トランジス
タ１５の抵抗値が大きくなり、制御電圧VAのレ
ベルが第５図Ａに示す如く高くなる。従つて、制
御電圧VAと三角波電圧VCとの比較に基づく出力
V0のパルス幅も比較的大きくなる。また抵抗３
１、ダイオード３２、制御トランジスタ１５を通
して流れる電流は無視することが出来る程小さ
い。従つて、高い出力電圧を得るために制御信号
のレベルが低く、これに応答して制御電圧VAの
レベルが高い時には、周波数をほぼ一定に保つて
パルス幅変調制御（PWM制御）を行うことが出
来る。
御信号のレベルが低い場合には、制御トランジス
タ１５の抵抗値が大きくなり、制御電圧VAのレ
ベルが第５図Ａに示す如く高くなる。従つて、制
御電圧VAと三角波電圧VCとの比較に基づく出力
V0のパルス幅も比較的大きくなる。また抵抗３
１、ダイオード３２、制御トランジスタ１５を通
して流れる電流は無視することが出来る程小さ
い。従つて、高い出力電圧を得るために制御信号
のレベルが低く、これに応答して制御電圧VAの
レベルが高い時には、周波数をほぼ一定に保つて
パルス幅変調制御（PWM制御）を行うことが出
来る。
一方、出力電圧を下げるために制御信号のレベ
ルが高くなると、制御トランジスタ１５の抵抗値
が小さくなり、これに基づき第６図に示す如く制
御電圧VAのレベルが低下する。また、第２のダ
イオード３２のオン期間が長くなると共に、抵抗
３１とダイオード３２と制御トランジスタ１５か
ら成るコンデンサ充電電流のバイパス回路の抵抗
が小さくなり、コンデンサ１８の充電速度が低下
し、第６図Ａに示す如くコンデンサ電圧即ち三角
波電圧VCが最大値になるまでの充電時間が長く
なり、結局三角波電圧VCの発生周期が長くなる。
このため、比較器９から得られる第６図Ｂの制御
パルスの周期も長くなり、周波数制御された状態
でパルスが発生する。この結果、デユテイ比を大
幅に小さくすることが可能になり、極めて小さい
出力電圧を得ることが出来る。
ルが高くなると、制御トランジスタ１５の抵抗値
が小さくなり、これに基づき第６図に示す如く制
御電圧VAのレベルが低下する。また、第２のダ
イオード３２のオン期間が長くなると共に、抵抗
３１とダイオード３２と制御トランジスタ１５か
ら成るコンデンサ充電電流のバイパス回路の抵抗
が小さくなり、コンデンサ１８の充電速度が低下
し、第６図Ａに示す如くコンデンサ電圧即ち三角
波電圧VCが最大値になるまでの充電時間が長く
なり、結局三角波電圧VCの発生周期が長くなる。
このため、比較器９から得られる第６図Ｂの制御
パルスの周期も長くなり、周波数制御された状態
でパルスが発生する。この結果、デユテイ比を大
幅に小さくすることが可能になり、極めて小さい
出力電圧を得ることが出来る。
上述から明らかなように、本実施例によれば、
パルス幅制御と周波数制御との両方を共通の制御
信号に基づいて行うので、制御範囲を容易に拡大
することが出来る。
パルス幅制御と周波数制御との両方を共通の制御
信号に基づいて行うので、制御範囲を容易に拡大
することが出来る。
また、第６図Ｂの制御パルスの幅が小さくなる
と、周期が大になるので、スイツチングトランジ
スタ２の蓄積時間が大きくても低い出力電圧を得
ることが出来る。このため、第７図に示すような
飽和動作させる駆動回路でトランジスタ２を制御
し、スイツチングトランジスタ２を飽和動作させ
ても差支えない。この結果、駆動回路の単純化、
効率の効上が可能になる。
と、周期が大になるので、スイツチングトランジ
スタ２の蓄積時間が大きくても低い出力電圧を得
ることが出来る。このため、第７図に示すような
飽和動作させる駆動回路でトランジスタ２を制御
し、スイツチングトランジスタ２を飽和動作させ
ても差支えない。この結果、駆動回路の単純化、
効率の効上が可能になる。
変形例
(a) 第８図に示す如く、出力トランスを使用せず
にスイツチングトランジスタ２の出力をリアク
トルＬ、ダイオードＤ、コンデンサＣの平滑回
路６ａで平滑するスイツチングレギユレータに
も適用可能である。
にスイツチングトランジスタ２の出力をリアク
トルＬ、ダイオードＤ、コンデンサＣの平滑回
路６ａで平滑するスイツチングレギユレータに
も適用可能である。
(b) 第４図では制御トランジスタ１５をパルス幅
制御と周波数制御とで共用しているが、独立に
周波数制御専用の制御トランジスタをコンデン
サ８に並列に接続し、これを制御信号で制御す
ることによつてコンデンサ１８の充電時間を制
御してもよい。
制御と周波数制御とで共用しているが、独立に
周波数制御専用の制御トランジスタをコンデン
サ８に並列に接続し、これを制御信号で制御す
ることによつてコンデンサ１８の充電時間を制
御してもよい。
(c) コンデンサ１８の放電時間を制御信号で制御
して周波数を変えるようにしてもよい。
して周波数を変えるようにしてもよい。
(d) 実施例の制御信号発生回路７には誤差増幅器
が含まれ、閉ループ制御が行われているが、こ
れを開ループ制御とし、所望出力電圧を得るた
めの任意の制御信号を供給するようにしてもよ
い。
が含まれ、閉ループ制御が行われているが、こ
れを開ループ制御とし、所望出力電圧を得るた
めの任意の制御信号を供給するようにしてもよ
い。
第１図は従来のスイツチングレギユレータを示
す回路図、第２図は第１図の回路の各部の状態を
示す波形図、第３図は第１図のスイツチングトラ
ンジスタの不飽和駆動回路を示す回路図、第４図
は本発明の実施例に係わるスイツチングレギユレ
ータを示す回路図、第５図は第４図の回路のパル
ス幅制御の状態を示す各部の波形図、第６図は第
４図の回路の周波数制御の状態を示す各部の波形
図、第７図は第４図のスイツチングトランジスタ
の飽和駆動回路を示す回路図、第８図は変形例の
スイツチングレギユレータを示す回路図である。 １…電源、２…スイツチングトランジスタ、７
…制御信号発生回路、８…三角波電圧発生回路、
９…比較器、１０…駆動回路、１５…制御トラン
ジスタ、１６…制御電圧発生回路、１８…コンデ
ンサ、３０，３１…ダイオード、３２…抵抗、３
３…三角波電圧周期制御回路。
す回路図、第２図は第１図の回路の各部の状態を
示す波形図、第３図は第１図のスイツチングトラ
ンジスタの不飽和駆動回路を示す回路図、第４図
は本発明の実施例に係わるスイツチングレギユレ
ータを示す回路図、第５図は第４図の回路のパル
ス幅制御の状態を示す各部の波形図、第６図は第
４図の回路の周波数制御の状態を示す各部の波形
図、第７図は第４図のスイツチングトランジスタ
の飽和駆動回路を示す回路図、第８図は変形例の
スイツチングレギユレータを示す回路図である。 １…電源、２…スイツチングトランジスタ、７
…制御信号発生回路、８…三角波電圧発生回路、
９…比較器、１０…駆動回路、１５…制御トラン
ジスタ、１６…制御電圧発生回路、１８…コンデ
ンサ、３０，３１…ダイオード、３２…抵抗、３
３…三角波電圧周期制御回路。
Claims (1)
- 【特許請求の範囲】 １ 出力電圧を調整するために直流電圧を断続す
るスイツチング素子と、 前記出力電圧を制御するための直流制御信号を
発生する制御信号発生回路と、 前記制御信号に応答して直流制御電圧を発生す
る制御電圧発生回路と、 制御パルスを形成するための三角波電圧を発生
する三角波電圧発生回路と、 一方の入力端子に供給される前記直流制御電圧
と他方の入力端子に供給される前記三角波電圧と
を比較して前記スイツチング素子を断続制御する
ための制御パルスを形成する電圧比較器と、 前記三角波電圧の発生周期が前記出力電圧を低
減させる時に長くなるように前記制御信号に直接
又は間接に応答して前記三角波電圧の発生周期を
制御する三角波電圧周期制御回路と、 を備えたスイツチングレギユレータ。 ２ 前記三角波電圧発生回路は、充放電によつて
三角波電圧を発生するコンデンサを含む回路であ
り、 前記制御電圧発生回路は第１及び第２の直流電
源ライン間の直流電源電圧を分割して前記比較器
の一方の入力端子に供給するように接続された第
１及び第２の抵抗と、前記比較器の前記一方の入
力端子と前記第２の直流電源ラインとの間にダイ
オードを介して接続され且つ前記制御信号に応答
して抵抗値が変化するように形成された制御トラ
ンジスタとから成る回路であり、 前記三角波電圧周期制御回路は前記制御トラン
ジスタを介して前記コンデンサの充電電流の一部
を分流させるように前記コンデンサの一端と前記
制御トランジスタのコレクタとの間に接続された
抵抗とダイオードとの直列回路である特許請求の
範囲第１項記載のスイツチングレギユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438283A JPS59144366A (ja) | 1983-01-31 | 1983-01-31 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438283A JPS59144366A (ja) | 1983-01-31 | 1983-01-31 | スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144366A JPS59144366A (ja) | 1984-08-18 |
| JPH0132754B2 true JPH0132754B2 (ja) | 1989-07-10 |
Family
ID=11859490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1438283A Granted JPS59144366A (ja) | 1983-01-31 | 1983-01-31 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144366A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203893A (ja) * | 1985-03-04 | 1986-09-09 | Yaskawa Electric Mfg Co Ltd | Ｐｗｍインバ−タの変調方法 |
| JPS6335171A (ja) * | 1986-07-25 | 1988-02-15 | Internatl Rectifier Corp Japan Ltd | スイツチング電源回路の過電流保護回路 |
| JPH0158292U (ja) * | 1987-10-06 | 1989-04-12 | ||
| JPH01177868A (ja) * | 1987-12-30 | 1989-07-14 | Nec Corp | スイッチング電源回路 |
| JP3647811B2 (ja) * | 2002-01-22 | 2005-05-18 | 東北パイオニア株式会社 | Ｄｃ−ｄｃコンバータ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930032B2 (ja) * | 1979-08-31 | 1984-07-24 | 富士通株式会社 | 定電圧制御方式 |
| JPS56107782A (en) * | 1980-01-28 | 1981-08-26 | Hitachi Ltd | Switching power source |
-
1983
- 1983-01-31 JP JP1438283A patent/JPS59144366A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144366A (ja) | 1984-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4395675A (en) | Transformerless noninverting buck boost switching regulator | |
| CN100492861C (zh) | 形成电源控制的方法及其设备 | |
| US7528587B2 (en) | Switched converter with variable peak current and variable off-time control | |
| JPS60218125A (ja) | パルス幅変調電源におけるフイードフオワード回路およびその構成方法 | |
| JPH0832162B2 (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| JPH0258862B2 (ja) | ||
| KR830001747B1 (ko) | 교류유도 모우터용 역률 제어시스템 | |
| JPH0132754B2 (ja) | ||
| JP2958744B2 (ja) | 電力供給装置 | |
| JPH0570193U (ja) | スイッチング電源 | |
| JP2735918B2 (ja) | 正負両出力形電源装置 | |
| JPH065990B2 (ja) | Ｐｗｍインバータの制御方法 | |
| JP2534217Y2 (ja) | 直流―直流コンバータ | |
| JPH0526948Y2 (ja) | ||
| JP3115618B2 (ja) | 圧電振動子駆動回路 | |
| JP2652583B2 (ja) | スィツチング電源装置 | |
| JP3180919B2 (ja) | ステップモータの定電流駆動回路 | |
| JP2568816Y2 (ja) | スイッチング電源 | |
| JPH0121700B2 (ja) | ||
| JPH0412792Y2 (ja) | ||
| JPS6245514Y2 (ja) | ||
| JP2004289946A (ja) | モーター駆動回路 | |
| JP2982930B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2006304481A (ja) | 直流電源の昇降圧装置 | |
| JPS5930032B2 (ja) | 定電圧制御方式 |