JPH0412792Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電流帰還型トランジスタスイツチング
回路即ちCTドライブ型トランジスタスイツチン
グ回路に関するものである。

従来の一石式の電流帰還型トランジスタ直流安
定化電源装置を示す第１図に於いては、直流電源
１に出力トランス２の一次巻線３と電流帰還型ト
ランス４即ちCTの帰還巻線５とを介してスイツ
チングトランジスタ６が接続され、出力トランス
２の２次巻線７には整流回路８を介して負荷９が
接続され、帰還トランス４のベース駆動巻線１０
はトランジスタ６のベース・エミツタ間に接続さ
れ、帰還トランス４のオンオフ制御巻線１１には
コンデンサ１２が直列に接続され、更に巻線１１
とコンデンサ１２との直列回路に電源ライン＋Ｖ
の電圧を選択的に印加するためにトランジスタ１
３が接続され、またコンデンサ１２の放電回路を
選択的に形成するために巻線１１とコンデンサ１
２に並列にトランジスタ１４が接続されている。
尚、１５は制御パルス発生回路であり、直流出力
電圧の検出に応答して、トランジスタ１３にオン
駆動パルスを与え、トランジスタ１４にオフ駆動
パルスを与えるものである。１６はトランス２の
リセツト回路である。

このように構成された電源回路に於いて、トラ
ンジスタ１３をオンにすれば、巻線１１を介して
コンデンサ１２を充電する電流が流れ、ベース駆
動巻線１０に誘起する電圧でスイツチングトラン
ジスタ６がオンになる。スイツチングトランジス
タ６がオン状態になると、コレクタ電流が流れる
ため、これがトランス４によつてベースに帰還さ
れ、トランジスタ６の導通が維持される。トラン
ジスタ６をオフに転換させる場合には、一方のト
ランジスタ１３をオフに保つた状態で他方のトラ
ンジスタ１４をオンにし、コンデンサ１２の放電
回路を形成することによつて今迄と逆の方向の電
流を流し、ベース駆動巻線１０に逆方向の電圧を
発生させてトランジスタ６をオフに導く。

ところで、トランジスタ６をオンにするために
は、立上り時間t_rだけを考慮して巻線１１にオン
パルスを加えればよい。一方、トランジスタ６を
オフにするためには、蓄積時間t_stgと下降時間t_fと
を考慮して巻線１１にオフパルスを加えなければ
ならない。ところはが、共通のコンデンサ１２の
充電と放電とでトランジスタ６のオン・オフを制
御するので、オフパルス幅を大きくするためにコ
ンデンサ１２の容量を大きく設定すれば、必然的
にオンパルス幅の大きくなり、オン制御のドライ
ブ電力が無駄になるという欠点があつた。また、
巻線１１に直列にコンデンサを接続するめに、ト
ランジスタ６をオンにするための急峻な立上りの
パルスを得ることが難しいという問題があつた。

そこで、本考案の目的は、駆動電力損失を低減
することが可能な電流帰還型トランジスタスイツ
チング回路を提供することにある。

上記目的を達成するための本考案は、スイツチ
ングトランジスタと前記トランジスタに直列に接
続された電流帰還用トランスの帰還巻線と、前記
帰還巻線にトランス結合され且つ前記トランジス
タのベース・エミツタ間に接続されたベース駆動
巻線と、前記ベース駆動巻線にトランス結合され
たオン駆動巻線及びオフ駆動巻線と、前記スイツ
チングトランジスタのオン期間に対応する幅を有
するオン制御パルス、及び前記スイツチングトラ
ンジスタのオフ期間に対応する幅を有するオフ制
御パルスを発生する制御パルス発生回路と、前記
スイツチングトランジスタをオンにするためのオ
ンパルスを前記オン駆動巻線に供給するために前
記オン駆動巻線と電源端子との間に接続されたオ
ンパルス供給用トランジスタと、前記スイツチン
グトランジスタをオフにするためのオフパルスを
前記オフ駆動巻線に供給するために前記オフ駆動
巻線と電源端子との間に接続されたオフパルス供
給用トランジスタと、コンデンサと抵抗から成る
微分回路であり、前記制御パルス発生回路の前記
オン制御パルスを出力する端子と前記オンパルス
供給用トランジスタのベースとの間に接続され、
前記オン期間よりも短い幅のパルスを前記オン制
御パルスに同期して発生するように設定されてい
るオンパルス幅設定回路と、コンデンサと抵抗と
から成る微分回路であり、前記制御パルス発生回
路の前記オフ制御パルスを出力する端子と前記オ
フパルス供給用トランジスタのベースとの間に接
続され、前記オフ期間よりも短い幅のパルスを前
記オフ制御パルスに同期して発生するように設定
されているオフパルス幅設定回路とから成る電流
帰還型トランジスタスイツチング回路に係わるも
のである。

本考案は次の作用効果を有する。

(イ) オンパルス幅設定回路とオフパルス幅設定回
路とを独立に設けたのでオンパルスの幅及びオ
フパルスの幅を最適値に設定し、駆動回路の電
力損失を小さくすることができる。

(ロ) オンパルス幅設定回路及びオフパルス幅設定
回路はコンデンサと抵抗とからなる微分回路構
成であるので、オンパルス供給用トランジスタ
及びオフパルス供給用トランジスタを十分に駆
動してオン期間の始まり及びオフ期間の始まり
にオン駆動巻線及びオフ駆動巻線に十分な電流
を流すことができる。これにより、スイツチン
グトランジスタのスイツチング損失を低減させ
ることができる。

(ハ) 帰還巻線を有するので、オン期間の全部に対
応する幅のオンパルスをオン駆動巻線に与える
ことは不要であり、オン期間の始まりの区間で
オンパルスを与えるのみであるから、オン駆動
するための回路の電力損失を低減させることが
できる。

以下、第２図〜第４図を参照して本考案の実施
例について述べる。但し、第２図に於いて、符号
１〜１０及び１６で示すものは第１図で同一符号
で示すものと実質的に同一であるので、その説明
を省略する。

第２図に於いては、電圧検出用の誤差増幅器１
７の一方の入力端子に電圧検出ライン１８が結合
され、他方の入力端子に基準電圧源１９が接続さ
れている。従つて、その出力端子に接続されたラ
イン２０には、第１の制御信号として出力電圧と
基準電圧との差に対応した電圧が得られる。点線
で囲んで示す制御パルス発生回路２１にはライン
２０から第１の制御信号が入力する外に、入力電
圧検出回路２２の出力ライン２３から入力電圧に
対応した第２の制御信号が入力する。

出力電圧に比例した第２の制御信号が入力する
ライン２０には直列に充電時定数決定用の入力抵
抗２４が接続され、この抵抗２４の出力端と接地
ラインとの間には三角波発生用コンデンサ２５が
接続されている。また、コンデンサ２５の上端は
点線で囲んで示すヒステリシスを有する電圧比較
器２６の入力ラインと出力ラインとの両方に接続
されている。比較器２６は演算増幅器即ちオペア
ンプ２７と抵抗２８，２９，３０，３１，３２と
で構成されている。そして、オペアンプ２７の反
転入力端子には入力抵抗２４の出力端即ちコンデ
ンサ２５の上端が接続され、オペアンプ２７の出
力端子が抵抗３１を介してコンデンサ２５の上端
に接続されている。従つて、コンデンサ２５と比
較器２６とで無安定マルチバイブレータが形成さ
れ、コンデンサ２５の上端に接続された三角波出
力ライン３３に第３図Ａ及び第４図Ａで説明的に
示すような三角波が得られる。

３４はオペアンプで構成されたオン駆動用電圧
比較器であり、その非反転入力端子は抵抗３５と
抵抗３６とによる電圧分割点に接続されていると
共に、抵抗３７を介して入力電圧検出回路２２に
接続されている。また比較器３４の反転入力端子
は三角波出力ライン３３に結合されている。３８
はオペアンプで構成されたオフ駆動用電圧比較器
であり、その非反転入力端子が三角波出力ライン
３３に結合され、その反転入力端子が抵抗３５と
抵抗３６との電圧分割点に接続されていると共
に、抵抗３７を介して入力電圧検出回路２２に接
続されている。

３９はオンパルス幅設定回路であり、前段の比
較器３４の出力ライン４０に直列に接続されたコ
ンデンサ４１と、出力ライン４０と電源ライン＋
Ｖとの間に接続された放電用抵抗４２，４３とか
ら成る。尚コンデンサ４１の出力端はオン駆動用
トランジスタ１３のベースに結合されている。４
４はオフパルス幅設定回路であり、前段の比較器
３８の出力ライン４５に直列に接続されたコンデ
ンサ４６と、出力ライン４５と電源ライン＋Ｖと
の間に接続された放電用抵抗４７，４８とから成
る。尚、コンデンサ４６の出力端はトランジスタ
４９のベースに結合されている。またトランジス
タ４９は次段の第２の駆動用トランジスタ１４に
ダーリントン接続されている。即ち、そのエミツ
タが次段のトランジスタ１４のベースに結合さ
れ、そのコレクタが次段のコレクタに共通接続さ
れている。また、そのエミツタと電源ライン＋Ｖ
との間に抵抗５０が接続されている。

オンオフ制御巻線１１はセンタタツプ形成に構
成され、下半分がオン駆動巻線１１ａ、上半分が
オフ駆動巻線１１ｂとして使用され、そのセンタ
タツプが接地されている。オン駆動巻線１１ａの
一端と正の電源ライン＋Ｖとの間にオン駆動用ト
ランジスタ１３が接続され、オフ駆動巻線１１ｂ
の一端と正の電源ライン＋Ｖとの間にオフ駆動用
トランジスタ１４が接続されている。

次に、第２図の回路の動作を第３図及び第４図
の波形を参照して説明する。

今、第２図の回路に於いて、出力電圧即ち第１
の制御信号が一定に保たれていると仮定すれば、
三角波出力ライン３３に周期即ち周波数の一定の
三角波Ａが第３図Ａに示すように得られ、これが
比較器３４，３８の一方の入力となる。比較器３
４，３８には入力電圧検出回路２２から与えられ
る電圧と、電源電圧＋Ｖを抵抗３５と抵抗３６と
で分割した電圧とを合成することによつて得られ
る入力電圧に比例した第２の制御信号が入力す
る。入力電圧に比例するこの第２の制御信号の電
圧レベルが第３図の実線２３ａであるとすれば、
第１の比較器３４にて三角波Ａと第２の制御信号
電圧とが比較され、第１の比較器３４から第３図
Ｂに示すオン時間T_ONのパルス幅を有する低レベ
ルのパルス幅制御信号が得られる。また第２の比
較器３８からは、第１の比較器３４の出力と180
度位相差を有して、オフ時間T_OFFのパルス幅を有
する低レベルの信号が第３図Ｃに示すように得ら
れる。

一方、入力電圧が第３図Ａの点線２３ｂで示す
ように変化すれば、比較器３４，３８の出力も第
３図Ｂ，Ｃの点線で示す如く変化する。もし、ス
イツチング回路が電流帰還型でなければ、第３図
Ｂに示す低レベルのパルス幅制御信号を例えばス
イツチングトランジスタのベース信号として使用
しても差支えない。しかし、本実施例のスイツチ
ング回路は電流帰還型に構成されているので、オ
ンパルス幅設定回路３９と駆動トランジスタ１３
とによつて、第３図Ｂのパルスの立上り時点で第
３図Ｄに示すオンパルスを作り、一方、オフパル
ス設定回路３９とトランジスタ１４とによつて、
第３図Ｃのパルスの立上り時点で第３図Ｅのオフ
パルスを作つている。

オンパルス幅設定回路３９はパルスを決定する
ためのコンデンサ４１とその放電回路を形成する
抵抗４２，４３とから成り、コンデンサ４１の容
量の調整によつてスイツチングトランジスタ６の
立上り時間t_rよりも長いオンパルス幅t₁〜t₂のオ
ンパルスを得るように設定されている。一方、オ
フパルス幅設定回路４４はパルス幅を決定するコ
ンデンサ４６とこの放電回路を形成する抵抗４
７，４８とから成り、コンデンサ４６の容量の調
整により、スイツチングトランジスタ６の蓄積時
間t_stgと下降時間t_fとの和よりも少し長いオフパル
ス幅t₅〜t₆のオフパルスを得るように設定されて
いる。

比較器３４の出力が第３図Ｂのt₁〜t₅の期間で
示すように低レベルとなると、比較器３４は定電
流吸引型に構成されているので、電源ライン＋Ｖ
とトランジスタ１３のエミツタ・ベースと、コン
デンサ４１とを介してコンデンサ４１の充電電流
が流れ、トランジスタ１３がオンになり、コンデ
ンサ４１の容量C₁で決定されたオンパルスがト
ランス４のオン駆動巻線１１ａに印加され、スイ
ツチングトランジスタ６がオン駆動される。一
方、第３図のt₅〜t₇期間に於いて、第２の比較器
３８の出力が低レベルになり、逆に第１の比較器
３４の出力が高レベルになると、上側の第１のオ
ンパルス幅設定回路３９のコンデンサ４１の充電
電荷は抵抗４２，４３の回路によつて放電され
る。また、第２の比較器３８の低レベル出力に応
答して電源ライン＋Ｖと、トランジスタ１４のエ
ミツタ・ベースと、トランジスタ４９のエミツ
タ・ベースと、コンデンサ４６と、比較器３８と
の回路によつてコンデンサ４６の充電が行われ
る。この際、比較器３８は定電流吸引型に構成さ
れているので、コンデンサ４６は定電流充電さ
れ、オンパルスの幅はコンデンサ４６の容量C₂
によつて決定される。尚、２つのトランジスタ１
４，４９がダーリントン接続されて電流増幅率が
大きくなつているので、コンデンサ４６の充電波
形に応答して十分なオフパルスを得ることが出来
る。オフパルスがトランス４のオフ駆動巻線１１
ｂに印加されると、トランジスタ６が逆バイアス
駆動され、オフに転換される。

次に、入力電圧が一定で出力電圧のみが変化し
た場合に於いてに、第４図Ａに示す如く第２の制
御信号の電圧レベルは実線２３ａで示すように一
定に保たれ、出力電圧に対応する第１の制御信号
に応対して三角波Ａのみが変化する。即ち、コン
デンサ２５と比較器２６とから成る無安定マルチ
バイブレータの三角波の周期が第４図の点線とで
示すように変化する。これを更に詳しく説明する
と、出力電圧の上昇に応じてライン２０に於ける
第１の制御信号の電圧が高くなると、コンデンサ
２５の充電電圧の立上りが速くなる。そして、こ
の電圧がオペアンプ２７の基準電圧よりも高くな
ると、オペアンプ２７の出力が低レベルに反転
し、コンデンサ２５の放電回路がコンデンサ２５
と抵抗３１とオペアンプ２７とから成る回路で形
成される。ところで、オペアンプ２７は定電流吸
引型に構成されているので、出力が低レベルに反
転した際に、一定電流の流れ込みのみを許容す
る。コンデンサ２５の放電期間に於いてコンデン
サ２５のみが接続されていれば、コンデンサ２５
は常に定電流放電されることになるが、オペアン
プ２７の出力端子には、第１の制御信号ライン２
０が接続され、このライン２０の電圧が出力電圧
に応じて変化するので、第１の制御信号とコンデ
ンサ２５の充電電圧との合成電流がオペアンプ２
７の出力端子に流れ込むことになり、第１の制御
信号即ち出力電圧が高い場合には、これに基づく
電流成分が必然的に多くなり、逆にコンデンサ２
５の放電電流が少なくなり、比較器２６のヒステ
リシスの低レベルトリガポイントに達するまでの
時間が長くなる。従つて、三角波Ａの発生周期が
長くなり、スイツチングトランジスタ６のオン・
オフ周期もT₁〜T₂に変化する。尚、三角波Ａと
実線２３ａで示す第２の制御信号との交差点は三
角波Ａの比較的上に設定されているので、三角波
Ａの周期が出力電圧に応答して変化しても、オン
時間T_poは殆んど変化せず、オフ時間T_pffが主と
して変化する。上述から明らかなように、出力電
圧が変化した場合には、スイツチングトランジス
タ６のスイツチングの周波数がオフ時間T_pffの変
化に基づいて変化し、出力電圧を一定に保つよう
な制御となる。

入力電圧と出力電圧との両方が同時に変化した
場合には、第３図と第４図との合成の制御とな
る。

上述から明らかなように本実施例の装置には次
の利点がある。

(a) オンパルス幅設定回路３９とオフパルス幅設
定回路４０とを設け、オンパルス幅よりもオフ
パルスの幅を大きく設定したので、スイツチン
グトランジスタ６をオン駆動する時に必要以上
に駆動電流が流れ続けることが制御され、駆動
電力の損失を小さくすることが出来る。

(b) コンデンサ４１，４６と巻線１１ａ，１１ｂ
との間にトランジスタ１３，１４を介在させ、
且つトランジスタ１３，１４の電流増加率に余
裕を持たせてあるので、コンデンサの充電波形
を無視することが出来るような急峻な波形を得
ることが可能となり、スイツチング速度を早め
ることが可能になる。

(c) 入力電圧が変化した場合にはオン時間T_poの
変化で電圧を調整するので、スイツチング周波
数が変化しない。従つて、周波数の変化が少な
くなり、動作周波数の整数倍のノイズによる電
子機器の誤動作の可能性が少なくなる。尚、負
荷９の変動によつて出力電圧が変動し、スイツ
チングの周波数が変化するが、軽負荷になるこ
とによつてスイツチングの周波数が変化した場
合には、電源装置の主回路の電流が小さいの
で、雑音のレベルが低く、誤動作の可能性は少
ない。また垂下過電流保護動作時は異常事態で
あるため、雑音障害となる可能性は少ない。

(d) コンデンサ２５と比較器２６とから成る無安
定マルチバイブレータで可変周波数発振器を構
成しているので、三角波の周波数を出力電圧に
対応させて比較的容易に変化させることが出来
る。

以上、実施例について述べたが、本考案はこれ
に限定されるものではなく、更に変形可能なもの
である。例えば、一石式トランジスタ直流電源装
置に限ることなく、センタタツプを有するトラン
スの両端にスイツチングトランジスタを夫々接続
した並列インバータ方式の回路、又はブリツジイ
ンバータ回路等にも適用可能である。また、一対
の比較器３４，３８を設けずに、例えば一方の比
較器３４の反転信号を形成し、これによつてオフ
パルスを作るようにしてもよい。また、一方の比
較器３４の高レベル期間に応答してオフパルスを
作るようにしてもよい。また、比較器３４，３８
の低レベル出力をパルス幅制御信号として利用し
ているが、トランジスタ１３，１４を高レベルの
ベース信号に応答する形式として比較器３４，３
８から高レベル出力を発生するようにしてもよ
い。また、第１及び第２の制御信号は、出力電圧
及び入力電圧と等しいか又は比例するようなもの
であれば、どのような信号でもよい。また巻線１
１ａ，１１ｂをセンタタツプ形式にせずの独立さ
せてもよい。

【図面の簡単な説明】

第１図は従来の電流帰還型トランジスタ直流安
定化電源装置の回路図、第２図は本考案の実施例
に係わる電源装置の回路図、第３図及び第４図は
第２図のＡ〜Ｆ点の状態を示す波形図である。 尚図面に用いられている符号に於いて、４は電
流帰還トランス、５は電流帰還巻線、６はスイツ
チングトランジスタ、１０はベース駆動巻線、１
１はオンオフ制御巻線、１１ａはオン駆動巻線、
１１ｂはオフ駆動巻線、１３，１４はトランジス
タ、２１は制御パルス発生回路、３４，３８は電
圧比較器、３９はオンパルス幅設定回路、４１は
コンデンサ、４４はオフパルス設定回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 スイツチングトランジスタと、 前記トランジスタに直列に接続された電流帰還
   用トランスの帰還巻線と、 前記帰還巻線にトランス結合され且つ前記トラ
   ンジスタのベース・エミツタ間に接続されたベー
   ス駆動巻線と、 前記ベース駆動巻線にトランス結合されたオン
   駆動巻線及びオフ駆動巻線と、 前記スイツチングトランジスタのオン期間に対
   応する幅を有するオン制御パルス、及び前記スイ
   ツチングトランジスタのオフ期間に対応する幅を
   有するオフ制御パルスを発生する制御パルス発生
   回路と、 前記スイツチングトランジスタをオンにするた
   めのオンパルスを前記オン駆動巻線に供給するた
   めに前記オン駆動巻線と電源端子との間に接続さ
   れたオンパルス供給用トランジスタと、 前記スイツチングトランジスタをオフにするた
   めのオフパルスを前記オフ駆動巻線に供給するた
   めに前記オフ駆動巻線と電源端子との間に接続さ
   れたオフパルス供給用トランジスタと、 コンデンサと抵抗から成る微分回路であり、前
   記制御パルス発生回路の前記オン制御パルスを出
   力する端子と前記オンパルス供給用トランジスタ
   のベースとの間に接続され、前記オン期間よりも
   短い幅のパルスを前記オン制御パルスに同期して
   発生するように設定されているオンパルス幅設定
   回路と コンデンサと抵抗とから成る微分回路であり、
   前記制御パルス発生回路の前記オフ制御パルスを
   出力する端子と前記オフパルス供給用トランジス
   タのベースとの間に接続され、前記オフ期間より
   も短い幅のパルスを前記オフ制御パルスに同期し
   て発生するように設定されているオフパルス幅設
   定回路と、 から成る電流帰還型トランジスタスイツチング回
   路。