JPH0133045B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電源の投入時ならびにしや断時に発
生するシヨツク音をミユーテイングをかけること
により効果的に低減することができ、特に半導体
集積回路化に好適なシヨツク音防止回路を提供す
るものである。

第１図は、従来広く用いられているシヨツク音
防止回路のブロツク図を示すものである。図にお
いて、２は入力インピーダンスが大きくかつ電圧
利得の大きい差動増幅回路、５，６，７および１
２は差動増幅回路のDCバイアス点を与えるバイ
アス回路用の抵抗およびコンデンサ、３はコント
ロール回路により導通又はしや断することのでき
る電子スイツチ、４は電源オンオフ時に電子スイ
ツチ３を導通させ、一方通常動作時には電子スイ
ツチをしや断させるためのコントロール回路であ
る。

なお点線枠２６内の回路部分は、たとえばシリ
コン基板内へ１体的に集積回路化されうる部分で
あり、この場合には１８〜２２は半導体集積回路
の外部端子となる。また抵抗８〜１０、コンデン
サ１１，１２，１４は外付素子であり、入出力端
子は１，１７である。

第１図のシヨツク音低減回路の動作を説明す
る。電源オン、オフ時、差動増幅回路２の出力端
子１９の電圧が、時間的に急激に変化し、これが
シヨツク音の原因となるが、第１図の回路では、
この期間スイツチ３を導通させることにより、出
力端子１９の波形が後段の回路に伝わることを防
ぎ、シヨツク音を効果的に低減することができ
る。ところで、コンデンサー１４は差動増幅回路
２のDCバイアス点がスイツチ３を導通させた時
の電圧すなわち接地点の電位と異なるために設け
られている。従来のシヨツク音防止回路では、こ
のコンデンサー１４が不可欠であり、このために
シヨツク音防止回路を付けることにより、入出力
端子が増えることになる。このため、回路を半導
体集積回路化する場合、外部端子の増加を招く。

本発明によれば、入出力端子数を増すことな
く、効果的に電源オン、オフ時のシヨツク音を低
減することができる。以下、本発明のシヨツク音
低減回路について説明する。第２図は本発明によ
るシヨツク音低減回路のブロツク図を示したもの
である。第１図と同様に、点線枠３４で囲まれた
部分は例えば半導体集積回路化されうる部分であ
り、それ以外の素子は外付け部品とされるもので
ある。第２図において、２は第１図と同様の差動
増幅回路、抵抗５，６，７および１２は第１図と
同様のバイアス回路用の抵抗およびコンデンサで
ある。また、３，３２はコントロール回路３１に
より、導通又はしや断することのできる電子スイ
ツチ、なおコントロール回路３１は電源オン、オ
フ時にはスイツチ３を導通させるとともに、スイ
ツチ３２をしや断させ、一方、通常動作時には、
スイツチ３をしや断、スイツチ３２を導通させる
よう制御動作を実行する。ところで、差動増幅回
路２の出力は、第１図とは異なり、コントロール
回路３１で制御される電子スイツチ３２を経て外
部端子３３に接続される。また第１図に示したの
と同様な抵抗６，７による電圧分岐点１５からの
配線を外部端子３３に１端が接続される電子スイ
ツチ３の他端に接続し、さらに、この電子スイツ
チ３のオン、オフもコントロール回路３１で制御
する。第２図の外部回路素子からは第１図の抵抗
１０に相当するものを省略することができ、回路
を半導体集積回路化したときに外部端子となる端
子部分は２０，２１，２２，２３と４つの端子と
なり、従来に比べて１つ少なくすることができ
る。次に本発明のシヨツク音防止回路の動作につ
いて説明する。

本発明のシヨツク音防止回路では、従来の例と
異なりスイツチ３の導通時における出力端子３３
のDCバイアスが差動増幅回路２の出力DCバイア
スと等しいため、スイツチ３と３２の切換時に出
力電圧の変化がなく、従つて、コンデンサにより
差動増幅回路２の出力とスイツチ３の配線間を直
流的に切断する必要がない。一方、電源オン、オ
フ時には、DCバイアス回路の電圧がスイツチ３
を通じて出力されるが、この電圧は、コンデンサ
１２と抵抗６，７の時定数によりゆつくり変化す
るため、電源オン、オフ時のシヨツク音を低減す
ることができる。このように、本発明のシヨツク
音防止回路では、これを半導体集積回路化したと
き外部端子となる入出力端子部の数を増加させる
ことなく効果的に電源オン、オフ時のシヨツク音
を低減することができる。

第３図に本発明の具体的回路例を示す。第３図
において、点線で囲まれたブロツク３５は第２図
のバイアス回路に相当する回路、ブロツク３６は
第２図の差動増幅回路に相当する回路、ブロツク
３７は第３図のスイツチ３に相当するクランプ回
路、ブロツク３８は第２図のコントロール回路３
１に相当する回路であり、以下、回路動作につい
て説明する。

バイアス回路３５はその出力DC電圧として
V_CC・R₂／（R₁＋R₂）を発生し、かつ外部容量１
２により長い時定数をもつている。

差動増幅回路３６は演算増幅器にしばしば用い
られる回路であり、定電流源を形成するトランジ
スタQ₁，Q₁₀をオン・オフすることにより、スイ
ツチ３２の機能も合わせ持たせることができる。

クランプ回路３７は増幅器の出力をバイアス回
路の電位にクランプする回路であり、電源オン時
にはトランジスタQ₁₃，Q₁₄が動作し、またオフ
時にはトランジスタQ₁₆，Q₁₇が動作する。

コントロール回路３８は、前記差動増幅回路３
６の定電流源用トランジスタおよびクランプ回路
３７をコントロールしており、電圧分岐点の電圧
V_ZについてV_Z＜2V_Dの場合、電源オン時に相当
し、回路ブロツク３６，３７のQ₁₃，Q₁₄がオン
し、Q₁，Q₁₀，Q₁₆，Q₁₇がオフする。

2V_D＜V_Z＜V_CC−2V_Dの場合、通常動作時に相
当し、Q₁，Q₁₀がオンし、Q₁₃，Q₁₄，Q₁₆，Q₁₇が
オフする。

次に、V_Z＞V_CC−2V_Dの場合、電源オフ時に相
当し、Q₁₆，Q₁₇がオンし、Q₁，Q₁₀，Q₁₃，Q₁₄が
オフとなることにより、電源オン、オフ時には、
バイアス回路の電位が出力され、通常動作時に
は、差動造幅器の出力がそのまゝ出力される。

以上説明したように、本発明のシヨツク音防止
回路は、電源オン、オフ時に差動増幅器の出力が
出力端子に出力されることを阻止してシヨツク音
の発生を防止する効果を奏し、しかも、従来の回
路にくらべて端子部の数が削減された構成となつ
ているため、回路を半導体集積回路化するにあた
つて特に好適である。

【図面の簡単な説明】

第１図は従来のシヨツク音防止回路例を示すブ
ロツク図、第２図は本発明のシヨツク音防止回路
の一実施例を示すブロツク図、第３図は本発明の
シヨツク音防止回路の具体的な回路構成を示す図
である。 １……入力端子、２……差動増幅回路、３，３
２……スイツチ、３１……コントロール回路、
５，６，７……DCバイアス回路用抵抗、８〜１
０……抵抗、１１，１２，１４……コンデンサ、
１５……電圧分圧点、１７……出力端子、１８〜
２２，３３……端子。

Claims (1)

【特許請求の範囲】
1. １ 入力信号を増幅する差動増幅器と、電源のオ
   ンオフ時に徐々に変化する時定数を有し、所定の
   電圧を発生する電圧発生部と、同電圧発生部の出
   力が印加されて動作するコントロール回路と、同
   コントロール回路で制御されてスイツチ動作する
   第１および第２のスイツチ手段を備えるととも
   に、前記第１のスイツチ手段が前記差動増幅器の
   出力発生点と出力端子との間に配設され、前記第
   ２のスイツチ手段が前記電圧発生部の出力発生点
   と前記出力端子との間に配設され、さらに、前記
   差動増幅器の一方の入力端子が前記電圧発生部に
   接続されてなり、前記コントロール回路が、電源
   のオンオフ時には、前記第１および第２のスイツ
   チ手段をそれぞれ遮断および導通させ、また、通
   常動作時には、前記第１および第２のスイツチ手
   段をそれぞれ導通および遮断させる制御動作を実
   行することを特徴とするシヨツク音防止回路。