JPH0133063B2 - - Google Patents

Info

Publication number
JPH0133063B2
JPH0133063B2 JP16485182A JP16485182A JPH0133063B2 JP H0133063 B2 JPH0133063 B2 JP H0133063B2 JP 16485182 A JP16485182 A JP 16485182A JP 16485182 A JP16485182 A JP 16485182A JP H0133063 B2 JPH0133063 B2 JP H0133063B2
Authority
JP
Japan
Prior art keywords
pulse
circuit
bipolar
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16485182A
Other languages
Japanese (ja)
Other versions
JPS5955663A (en
Inventor
Noryuki Kutsuwada
Shinji Kajiwara
Hidesuke Motoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16485182A priority Critical patent/JPS5955663A/en
Publication of JPS5955663A publication Critical patent/JPS5955663A/en
Publication of JPH0133063B2 publication Critical patent/JPH0133063B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/245Testing correct operation by using the properties of transmission codes
    • H04L1/247Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、パルストリオ検出回路に関し、特に
デイジタル通信システム等において中継器の通話
品質の監視の為に用いられる試験用パルス信号に
含まれるパルストリオ信号をデイジタル的に検出
する回路に関する。
[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to a pulse trio detection circuit, and particularly to a pulse trio detection circuit that detects pulses contained in a test pulse signal used for monitoring the speech quality of a repeater in a digital communication system, etc. This invention relates to a circuit that digitally detects a trio signal.

(2) 技術の背景 一般に、バイポーラパルスによつて信号を伝送
する通信システムにおいて、各中継器および伝送
路の試験または障害位置の標定等は、被試験中継
器または伝送路等に試験用パルスを入力して行な
われる。この試験用パルス信号としては、一対の
複流パルスと1個の単流パルスからなるいわゆる
パルストリオが所定ビツトごとに繰返されるパタ
ーン信号が用いられる。従つて、被試験中継器ま
たは伝送路の出力側においてこのパルストリオを
含むパターン信号を検出する必要があるが、この
検出をどのような方法で行なうかは中継器等の試
験装置の構成およびコスト等に影響を与えるの
で、適切な検出方法が必要とされる。
(2) Background of the technology In general, in communication systems that transmit signals using bipolar pulses, testing of each repeater and transmission line or locating fault locations involves applying test pulses to the repeater or transmission line under test. This is done by inputting. As this test pulse signal, a pattern signal is used in which a so-called pulse trio consisting of a pair of double-current pulses and one single-current pulse is repeated for each predetermined bit. Therefore, it is necessary to detect a pattern signal containing this pulse trio at the output side of the repeater under test or the transmission line, but how this detection is performed depends on the configuration and cost of the test equipment such as the repeater. Therefore, an appropriate detection method is required.

(3) 従来技術と問題点 従来、中継器等の試験を行なう場合におけるパ
ルストリオの検出は試験用パターン信号に含まれ
るパルストリオの密度によつて低周波成分が変化
することを利用し、この低周波成分を所定の帯域
のバンドパスフイルタで検出することにより行な
つていた。
(3) Prior art and problems Conventionally, pulse trio detection when testing repeaters, etc. utilizes the fact that low frequency components change depending on the density of pulse trios included in the test pattern signal. This was done by detecting low frequency components with a bandpass filter in a predetermined band.

しかしながら、前記従来形においては、種々の
帯域および周波数のバンドパスフイルタを有する
パルストリオ試験器を必要とするため試験器の構
成が複雑となり価格が高くなるとともにIC化が
固難であるという不都合があつた。
However, the above-mentioned conventional type requires a pulse trio tester having bandpass filters for various bands and frequencies, which makes the tester configuration complicated, increases the price, and makes it difficult to integrate into an IC. It was hot.

(4) 発明の目的 本発明の目的は、前述の従来形における問題点
にかんがみ、パルストリオ検出回路において、入
力バイポーラパルスのバイオレーシヨンが2個の
入力パルスおきに発生することを検出するという
構想にもとづき、簡単な回路により適格にパルス
トリオが検出できるようにするとともに、検出回
路の集積回路化を容易に行なうことができるよう
にすることにある。
(4) Purpose of the Invention In view of the problems with the conventional type described above, the purpose of the present invention is to detect that a violation of an input bipolar pulse occurs every two input pulses in a pulse trio detection circuit. Based on this concept, it is an object of the present invention to enable a pulse trio to be properly detected using a simple circuit, and to easily integrate the detection circuit into an integrated circuit.

(5) 発明の構成 そしてこの目的は、本発明によれば入力バイポ
ーラ信号をユニポーラ信号に変換するバイポー
ラ・ユニポーラ変換回路、前記入力バイポーラ信
号のバイポーラバイオレーシヨンを検出するバイ
オレーシヨン検出回路、前記バイポーラ・ユニポ
ーラ変換回路の出力パルスを計数し前記バイオレ
ーシヨン検出回路の出力によつてリセツトされる
カウンタ、該カウンタの計数値が2であることを
検出するデコーダ回路および該デコーダ回路の出
力および前記バイオレーシヨン検出回路の出力に
接続されバイオレーシヨンパルス間の入力パルス
数が2であることを検出するゲート回路を具備す
ることを特徴とするパルストリオ検出回路を提供
することによつて達成される。
(5) Structure of the Invention According to the present invention, the present invention provides a bipolar-unipolar conversion circuit that converts an input bipolar signal into a unipolar signal, a violation detection circuit that detects bipolar violation of the input bipolar signal, and a violation detection circuit that detects bipolar violation of the input bipolar signal. a counter that counts the output pulses of the bipolar/unipolar conversion circuit and is reset by the output of the violation detection circuit; a decoder circuit that detects that the counted value of the counter is 2; and the output of the decoder circuit and the This is achieved by providing a pulse trio detection circuit characterized by comprising a gate circuit connected to the output of the violation detection circuit and detecting that the number of input pulses between violation pulses is two. Ru.

(6) 発明の実施例 以下図面により本発明の実施例を説明する。第
1図は、本発明の1実施例に係わるパルストリオ
検出回路を用いて試験が行なわれるデイジタル通
信システムの構成を部分的に示す。同図のシステ
ムにおいては、端局回路1および端局中継器2を
含む端局部3と、中間中継器4および5等と、端
局回路1′および端局中継器2′を含む他の端局装
置3′等が中継線路6および7を介して接続され
ている。
(6) Examples of the invention Examples of the invention will be described below with reference to the drawings. FIG. 1 partially shows the configuration of a digital communication system that is tested using a pulse trio detection circuit according to an embodiment of the present invention. In the system shown in the figure, a terminal section 3 including a terminal station circuit 1 and a terminal station repeater 2, intermediate repeaters 4 and 5, etc., and another terminal section including a terminal station circuit 1' and a terminal station repeater 2' are provided. Station equipment 3' etc. are connected via relay lines 6 and 7.

第1図のシステムにおいては、端局装置3の端
局回路1に図示しない端末等からの信号が入力さ
れ、該信号は端末回路1においてバイポーラ信号
に変換され端局中継器2の送信用増幅器2−1を
介して中継線路6に送出される。中継線路6に送
出された信号は各中間中継器4および5等の増幅
器4−1および5−1等を介して中継され他の端
局装置3′で受信される。端局装置3′で受信され
た信号は端局中継器2′の受信用増幅器2′−1に
よつて増幅整形され端局回路1′を介して図示し
ない端末に送出される。端局装置3′の端局回路
1′に入力された信号も同様にして端局中継器
2′中継線路7、中間中継器4および5等を介し
て端局装置3で受信され、端局中継器2の受信側
増幅器2−2によつて増幅整形された端局回路1
に入力され、他の端末に伝送される。
In the system shown in FIG. 1, a signal from a terminal, etc. (not shown) is input to the terminal circuit 1 of the terminal device 3, and the signal is converted into a bipolar signal in the terminal circuit 1 and sent to the transmitting amplifier of the terminal repeater 2. 2-1 to the relay line 6. The signal sent to the relay line 6 is relayed via amplifiers 4-1 and 5-1 such as intermediate repeaters 4 and 5, and is received by another terminal device 3'. The signal received by the terminal device 3' is amplified and shaped by the receiving amplifier 2'-1 of the terminal repeater 2' and sent to a terminal (not shown) via the terminal circuit 1'. Similarly, the signal input to the terminal circuit 1' of the terminal device 3' is received by the terminal device 3 via the terminal repeater 2' relay line 7, intermediate repeaters 4 and 5, etc. Terminal circuit 1 amplified and shaped by receiving side amplifier 2-2 of repeater 2
and transmitted to other terminals.

上述のような通信システムにおいて、例えば中
間中継器4および5等の誤り余裕度等を判定する
場合には、例えば一方の端局装置3から第2図a
に示すようなパルストリオPTを含む試験用パル
ス信号を送出して行なう。ここで、パルストリオ
とは第2図aに示すように、1対の複流パルスと
1個の単流パルスからなる3ビツトの連続パルス
PTを意味している。そして試験用パルス信号と
しては、このパルストリオPTがnビツトごとに
くりかえされるパターンを第2図bに示すように
低周波(音声周波)で極性反転させたものを用い
る。
In the above communication system, for example, when determining the error tolerance of the intermediate repeaters 4 and 5, etc., for example, one of the terminal equipment 3
Send out a test pulse signal including the pulse trio PT as shown in . Here, a pulse trio is a 3-bit continuous pulse consisting of a pair of double-current pulses and one single-current pulse, as shown in Figure 2a.
It means PT. As a test pulse signal, a pattern in which this pulse trio PT is repeated every n bits is used, with the polarity reversed at a low frequency (audio frequency) as shown in FIG. 2b.

従来は、上述のような試験用パルス信号がバイ
ポーラ側を満足しておらず極性反転の周期内で直
流成分を有し、従つて長期的に見ると低周波成分
を有する点を利用して各中継器等の試験を行なつ
ていた。即ち、例えば第2図bに示されるような
テストパルス信号を被試験中間中継器に入力し、
該中間中継器の出力を所定帯域のバンドパスフイ
ルタに入力することにより、前記低周波成分を検
出し、この低周波成分の周期およびレベル等から
パルストリオの有無、密度および極性等を検出し
て中継器等の試験を行なつていた。しかしながら
このような従来形の方法には、前述のように、試
験装置が複雑化しかつIC化が困難であるという
不都合があつた。
Conventionally, the above-mentioned test pulse signal does not satisfy the bipolar side and has a DC component within the period of polarity reversal, and therefore has a low frequency component in the long term. They were conducting tests on repeaters, etc. That is, by inputting a test pulse signal as shown in FIG. 2b, for example, to the intermediate repeater under test,
By inputting the output of the intermediate repeater to a bandpass filter of a predetermined band, the low frequency component is detected, and the presence/absence, density, polarity, etc. of the pulse trio is detected from the period, level, etc. of this low frequency component. They were conducting tests on repeaters, etc. However, as mentioned above, this conventional method has the disadvantages that the test equipment becomes complicated and it is difficult to integrate it into an IC.

本発明の1実施例に係わるパルストリオ検出回
路は、このような従来形の方法とは異なりパルス
トリオの有無をデイジタル的に検出するもので、
第3図にその回路を示す。第3図のパルストリオ
検出回路は、バイポーラ・ユニポーラ変換回路1
0、バイポーラバイオレーシヨン検出回路11、
カウンタ12、オアゲート13、アンドゲート1
4,15、他のカウンタ16、およびインバータ
17,18,19等によつて構成される。
A pulse trio detection circuit according to an embodiment of the present invention, unlike such conventional methods, digitally detects the presence or absence of a pulse trio.
Figure 3 shows the circuit. The pulse trio detection circuit in Fig. 3 is a bipolar/unipolar conversion circuit 1.
0, bipolar violation detection circuit 11,
Counter 12, OR gate 13, AND gate 1
4, 15, another counter 16, and inverters 17, 18, 19, etc.

第4図は、第3図の回路における各部の波形を
示すものであり、以下第4図を参照して第3図の
回路の動作を説明する。バイポーラ・ユニポーラ
変換回路10の入力端aに例えば第4図aに示す
ようなパルストリオ列が印加されたものとする。
バイポーラ・ユニポーラ変換回路10は、入力バ
イポーラパルスが正極性パルスの場合は+NRZ
出力端子に正極性のパルスを出力する。また、入
力バイポーラパルスが負極性のパルスの場合には
−NRZ出力端子に正極性のパルスを出力する。
これらの両出力端子のパルスはバイポーラ・バイ
オレーシヨン検出回路11に入力され、同じ出力
端子、例えば+NRZ出力端子から連続して2ビ
ツト以上のパルスが入力された場合にはバイオレ
ーシヨンエラーパルスを出力する。従つて、バイ
ポーラ・ユニポーラ変換回路10に入力されるパ
ルス信号において、同極性のパルスが2個以上連
続して入力された場合はバイオレーシヨン検出回
路11の出力からバイオレーシヨンエラーパルス
が出力される。このバイオレーシヨンエラーパル
スは第4図bに示すように連続する同極性パルス
のうちの後側のパルスの時点に出力される。一
方、バイポーラ・ユニポーラ変換回路10の+
NRZ出力端子および−NRZ出力端子の信号はオ
アゲート13に印加され該オアゲート13の出力
端Cには第4図cに示すようにユニポーラパルス
が出力され、このユニポーラパルスがカウンタ1
2の計数入力端子INに印加される。カウンタ1
2は、この入力されたユニポーラパルスを計数
し、各出力端子QAないしQDに各桁の出力を発生
する。また、カウンタ12のクリア端子CLRに
はバイオレーシヨンエラー検出器11からのエラ
ーパルスが印加され、このエラーパルスによつて
カウンタ12の計数値がクリアされ0となる。従
つて、カウンタ12における計数およびクリア動
作がそれぞれ入力信号およびクリア信号の例えば
立下がりで行なわれるものとすると、第4図aに
示すようなパルストリオ列が入力された場合に
は、バイオレーシヨンエラーパルスの発生してい
る時点においてカウンタ12の計数値が2とな
る。即ち、バイオレーシヨンエラーパルス間のユ
ニポーラパルスの数が2となる。カウンタ12の
計数値が2となつた場合には、出力QA、QC、QD
はいずれも“0”即ち低レベルとなり、出力QB
のみが“1“即ち高レベルとなる。従つて、アン
ドゲート14の出力dが高レベルとなり、この出
力dとバイオレーシヨンエラー検出器11の出力
bとが入力されるアンドゲート15の出力eが
“1”即ち高レベルとなりパルストリオが検出さ
れる。カウンタ16は、アンドゲート15の出力
e即ち検出パルスが所定時間内に予め定められた
数以上入力された場合に例えば高レベルの出力を
発生し、伝送路等のエラーによつてパルストリオ
の判定が誤つて行なわれた場合に対処している。
FIG. 4 shows waveforms of various parts in the circuit of FIG. 3, and the operation of the circuit of FIG. 3 will be explained below with reference to FIG. Assume that, for example, a pulse trio train as shown in FIG. 4a is applied to the input terminal a of the bipolar/unipolar conversion circuit 10.
The bipolar/unipolar conversion circuit 10 outputs +NRZ when the input bipolar pulse is a positive polarity pulse.
Outputs a positive pulse to the output terminal. Furthermore, when the input bipolar pulse is a negative polarity pulse, a positive polarity pulse is output to the -NRZ output terminal.
Pulses from both of these output terminals are input to the bipolar violation detection circuit 11, and if two or more bits of pulses are continuously input from the same output terminal, for example, the +NRZ output terminal, a violation error pulse is detected. Output. Therefore, if two or more pulses of the same polarity are input in succession in the pulse signal input to the bipolar/unipolar conversion circuit 10, a violation error pulse is output from the output of the violation detection circuit 11. Ru. This violation error pulse is output at the time of the later pulse of the successive pulses of the same polarity, as shown in FIG. 4b. On the other hand, + of the bipolar/unipolar conversion circuit 10
The signals of the NRZ output terminal and the -NRZ output terminal are applied to the OR gate 13, and a unipolar pulse is outputted to the output terminal C of the OR gate 13 as shown in FIG.
It is applied to the counting input terminal IN of 2. counter 1
2 counts the input unipolar pulses and generates an output of each digit at each output terminal Q A to Q D. Further, an error pulse from the violation error detector 11 is applied to the clear terminal CLR of the counter 12, and the count value of the counter 12 is cleared to zero by this error pulse. Therefore, assuming that the counting and clearing operations in the counter 12 are performed, for example, at the falling edge of the input signal and the clearing signal, respectively, when a pulse trio train as shown in FIG. 4a is input, a violation occurs. The count value of the counter 12 becomes 2 at the time when the error pulse is generated. That is, the number of unipolar pulses between violation error pulses is two. When the count value of the counter 12 becomes 2, the outputs Q A , Q C , Q D
Both become “0”, that is, low level, and the output Q B
Only one signal becomes "1", that is, a high level. Therefore, the output d of the AND gate 14 becomes a high level, and the output e of the AND gate 15 to which this output d and the output b of the violation error detector 11 are input becomes "1", that is, a high level, and the pulse trio becomes Detected. The counter 16 generates, for example, a high-level output when the output e of the AND gate 15, that is, a predetermined number or more of detection pulses are input within a predetermined time, and determines a pulse trio due to an error in the transmission line, etc. We are dealing with cases where this is done incorrectly.

(7) 発明の効果 このように、本発明によれば、パルストリオ
を、デジタル的に検出するから、パルストリオ検
出回路を集積回路化することが容易に可能とな
り、また従来形の方式のようにバンドパスフイル
タ等を用いながら中継器試験装置の低価格化を計
ることができるとともに、パルストリオの検出を
的確に行なうことが可能となる。
(7) Effects of the Invention As described above, according to the present invention, since the pulse trio is detected digitally, the pulse trio detection circuit can be easily integrated into an integrated circuit, and the pulse trio detection circuit can be easily integrated into an integrated circuit. It is possible to reduce the cost of the repeater test equipment by using a bandpass filter or the like in the process, and it is also possible to accurately detect pulse trios.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の1実施例に係わるパルスト
リオ検出回路を用いて伝送路等の試験が行なわれ
るデジタル通信システムの構成を示すブロツク回
路図、第2図は、パルストリオを含む試験用信号
の構成を示す概略的波形図、第3図は、本発明の
1実施例に係わるパルストリオ検出回路を示すブ
ロツク回路図、そして第4図は、第3図の回路の
動作を説明するための波形図である。 1,1′……端局回路、2,2′……端局中継
器、2−1,2′−1,2−2,2′−2……増幅
器、3,3′……端局部、4,5……中間中継器、
4−1,4−2,5−1,5−2……増幅器、
6,7……中継線路、10……バイポーラ・ユニ
ポーラ変換換器、11……バイポーラバイオレー
シヨン検出器、12……カウンタ、13……オア
ゲート、14,15……アンドゲート、16……
カウンタ。
FIG. 1 is a block circuit diagram showing the configuration of a digital communication system in which a transmission line, etc. is tested using a pulse trio detection circuit according to an embodiment of the present invention, and FIG. FIG. 3 is a schematic waveform diagram showing the structure of a signal, FIG. 3 is a block circuit diagram showing a pulse trio detection circuit according to an embodiment of the present invention, and FIG. 4 is a diagram for explaining the operation of the circuit in FIG. FIG. 1, 1'... End station circuit, 2, 2'... End station repeater, 2-1, 2'-1, 2-2, 2'-2... Amplifier, 3, 3'... End station section , 4, 5... intermediate repeater,
4-1, 4-2, 5-1, 5-2...Amplifier,
6, 7... Relay line, 10... Bipolar/unipolar converter, 11... Bipolar violation detector, 12... Counter, 13... OR gate, 14, 15... AND gate, 16...
counter.

Claims (1)

【特許請求の範囲】[Claims] 1 入力バイポーラ信号をユニポーラ信号に変換
するバイポーラ・ユニポーラ変換回路、前記入力
バイポーラ信号のバイポーラバイオレーシヨンを
検出するバイオレーシヨン検出回路、前記バイポ
ーラ・ユニポーラ変換回路の出力パルスを計数
し、前記バイオレーシヨン検出回路の出力によつ
てリセツトされるカウンタ、該カウンタの計数値
が“2”であることを検出するデコーダ回路およ
び該デコーダ回路の出力および前記バイオレーシ
ヨン検出回路の出力に接続されバイオレーシヨン
パルス間の入力パルス数が“2”であることを検
出するゲート回路を具備することを特徴とするパ
ルストリオ検出回路。
1 A bipolar-unipolar conversion circuit that converts an input bipolar signal into a unipolar signal, a violation detection circuit that detects bipolar violation of the input bipolar signal, counts output pulses of the bipolar-unipolar conversion circuit, and converts the input bipolar signal into a unipolar signal. A counter that is reset by the output of the violation detection circuit, a decoder circuit that detects that the counted value of the counter is "2," and a violation detection circuit that is connected to the output of the decoder circuit and the output of the violation detection circuit. 1. A pulse trio detection circuit comprising a gate circuit for detecting that the number of input pulses between pulses is "2".
JP16485182A 1982-09-24 1982-09-24 Detecting circuit of pulse trio Granted JPS5955663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16485182A JPS5955663A (en) 1982-09-24 1982-09-24 Detecting circuit of pulse trio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16485182A JPS5955663A (en) 1982-09-24 1982-09-24 Detecting circuit of pulse trio

Publications (2)

Publication Number Publication Date
JPS5955663A JPS5955663A (en) 1984-03-30
JPH0133063B2 true JPH0133063B2 (en) 1989-07-11

Family

ID=15801121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16485182A Granted JPS5955663A (en) 1982-09-24 1982-09-24 Detecting circuit of pulse trio

Country Status (1)

Country Link
JP (1) JPS5955663A (en)

Also Published As

Publication number Publication date
JPS5955663A (en) 1984-03-30

Similar Documents

Publication Publication Date Title
US5418789A (en) Fast communication link bit error rate estimator
US4164626A (en) Pitch detector and method thereof
US3906174A (en) Cable pair testing arrangement
US4090242A (en) Method and means for evaluating phase encoded communication systems
JPH0133063B2 (en)
US4001525A (en) Arrangement for testing telecommunication repeaters
US4053723A (en) Method and apparatus for measuring the bit error frequency in a cable caused by crosstalk between line pairs during transmission of a 3-level coded pcm signal
SU1491761A1 (en) Method of monitoring nonoccupied state of the railrode track
JPS5954358A (en) Pulse trio detecting circuit
JPS5912844Y2 (en) FS signal demodulator
JPS61112972A (en) Method of measuring frequency characteristic of digital signal transmission system
JPS61101147A (en) Automatic measuring circuit for eye aperture rate
JPH07245629A (en) Fault detector for transmission line
JPH0445298Y2 (en)
JPS60232728A (en) Transmission abnormality detecting system in stand-type communication
SU458954A1 (en) Device for monitoring communication channels
JPH04107030A (en) Transmission signal error detector
JPS5972846A (en) Transmission equipment monitoring method
SU1027765A1 (en) Device for recording and reproducing digital signals
JPH0652908B2 (en) Data transmission method
JPS62104342A (en) Monitor device for operation margin extent of digital repeater
JPS5883452A (en) Monitor system for relay transmission line
JPH0435254A (en) Digital transmitter evaluation system
JPS60160227A (en) Pulse trio detecting circuit
JPH0557789B2 (en)