JPH0134130Y2 - - Google Patents

Info

Publication number
JPH0134130Y2
JPH0134130Y2 JP1980171428U JP17142880U JPH0134130Y2 JP H0134130 Y2 JPH0134130 Y2 JP H0134130Y2 JP 1980171428 U JP1980171428 U JP 1980171428U JP 17142880 U JP17142880 U JP 17142880U JP H0134130 Y2 JPH0134130 Y2 JP H0134130Y2
Authority
JP
Japan
Prior art keywords
output
transistor
swr
indicator
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980171428U
Other languages
Japanese (ja)
Other versions
JPS5793873U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980171428U priority Critical patent/JPH0134130Y2/ja
Publication of JPS5793873U publication Critical patent/JPS5793873U/ja
Application granted granted Critical
Publication of JPH0134130Y2 publication Critical patent/JPH0134130Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は無線送信機のSWR計で特にCPU制御
により進行波検出出力とSWR検出出力の切換の
いらない自動SWR計に関する。
[Detailed description of the invention] [Field of industrial application] The present invention relates to an SWR meter for a wireless transmitter, and particularly to an automatic SWR meter that does not require switching between traveling wave detection output and SWR detection output under CPU control.

〔従来の技術と問題点〕[Conventional technology and problems]

従来技術のSWR計の基本回路を第1図に示し、
その動作を説明する。SWR回路を通過する高周
波電力は進行波と反射波の検出回路1により進行
波電力に比例する進行波出力1Aと反射波電力に
比例する反射波出力1Bをダイオードで整流して
直流出力として比較する。そのためにSWR指示
器2を感度調整器3を通して進行波出力側に接
ぎ、計器がフルスケールを指示するように感度調
整器を合わせる。次に計器を反射波出力側に切換
えて、その際の計器の目盛からSWR値を読み取
るものである。
The basic circuit of a conventional SWR meter is shown in Figure 1.
Let's explain its operation. The high frequency power passing through the SWR circuit is rectified by a diode into a forward wave output 1A proportional to the forward wave power and a reflected wave output 1B proportional to the reflected wave power by a traveling wave and reflected wave detection circuit 1 and compared as DC outputs. . To do this, connect the SWR indicator 2 to the traveling wave output side through the sensitivity adjuster 3, and adjust the sensitivity adjuster so that the meter indicates full scale. Next, switch the meter to the reflected wave output side and read the SWR value from the scale of the meter at that time.

〔考案の目的〕[Purpose of invention]

本考案はSWR計の指示値をCPU(Central
Processing Unit)の制御により常時自動的に計
測表示する回路の提供を目的とする。
This invention uses the CPU (Central
The purpose is to provide a circuit that automatically measures and displays information at all times under the control of the Processing Unit.

〔考案の構成〕[Structure of the idea]

本考案は、送信機に組込まれて機器の動作の自
動化に使用しているCPUの余力を利用して、
SWR計を自動表示させるものであり、SWR回路
の進行波電力とSWR値を並行検出し、同一抵抗
値の負荷抵抗を通し、同一出力内部抵抗のトラン
ジスタに夫々接続する。SWR値の出力側トラン
ジスタに並列に指示計を設け、進行波検出の出力
側トランジスタに指示計の内部抵抗と等しい抵抗
をコレクタ・エミツタ間に並列接続する。従つて
これらのトランジスタ回路のインピーダンスは等
しい。更に進行波の出力側トランジスタの出力は
コンパレータの一端子に加えられ、他の端子には
指示計のフルスケールに等しい基準電圧を加え比
較してCPUの入力とし、CPUの出力は制御信号
をD/A変換器でアナログ変換して前記の各トラ
ンジスタのベースに加えられトランジスタの電流
制御をして指示計に適値を表示させる構成であ
る。
This invention utilizes the remaining power of the CPU that is built into the transmitter and is used to automate the operation of equipment.
This device automatically displays the SWR meter, detects the SWR circuit's traveling wave power and SWR value in parallel, and connects them to transistors with the same output internal resistance through load resistors with the same resistance value. An indicator is provided in parallel to the output transistor for SWR value, and a resistance equal to the internal resistance of the indicator is connected in parallel between the collector and emitter of the output transistor for traveling wave detection. Therefore, the impedances of these transistor circuits are equal. Furthermore, the output of the traveling wave output transistor is applied to one terminal of the comparator, and a reference voltage equal to the full scale of the indicator is applied to the other terminal for comparison and is used as an input to the CPU. The current is converted into analog by a /A converter and applied to the base of each of the transistors mentioned above to control the current of the transistor and display an appropriate value on the indicator.

〔実施例〕〔Example〕

本考案の一実施例を第2図について説明する。
進行波と反対波の検出回路1の進行波検出出力1
Aと反射波検出出力1Bの負荷としては、それぞ
れ同一値の負荷抵抗4A,4Bに同一特性のトラ
ンジスタ5A,5Bの出力内部抵抗(バイポー
ラ・トランジスタではコレクタ・エミツタ間抵抗
であり、FETではドレイン・ソース間抵抗であ
る)を接続し、反射波側のトランジスタ5Aに並
列にSWR指示計2を接続し、進行波側トランジ
スタ5Aには指示計2の内部抵抗と等しい抵抗6
を並列に接続する。トランジスタ5A,5Bの制
御入力は並列に接続されて共通のバイアスで制御
されるから、トランジスタ5Aの内部抵抗とトラ
ンジスタ5Bの内部抵抗とは同一の値で変化する
ことになり、指示計2をトランジスタ5A側に接
いでもトランジスタ5B側に接いでも計器の感度
は同一で、指示は検出回路1の進行波検出出力1
Aと反射波検出出力1Bに比例する。従つて第2
図のごとく指示計2はトランジスタ5Bの電圧降
下を指示し、トランジスタ5Aの電圧降下を計器
のフルスケールの値と一致するように制御入力を
設定すれば、第1図のように指示計2の接続を切
り替えることなしに、指示計2は常に進行波に対
する反対波の割合を指示するから、これをSWR
で目盛つて直読することが可能である。
An embodiment of the present invention will be described with reference to FIG.
Traveling wave detection output 1 of traveling wave and opposite wave detection circuit 1
The loads for A and reflected wave detection output 1B are load resistors 4A and 4B with the same value, and output internal resistances of transistors 5A and 5B with the same characteristics (for bipolar transistors, this is the collector-to-emitter resistance; for FETs, it is the drain-to-emitter resistance). Connect the SWR indicator 2 in parallel to the transistor 5A on the reflected wave side, and connect the SWR indicator 2 to the transistor 5A on the traveling wave side, which is a resistance 6 equal to the internal resistance of the indicator 2.
Connect in parallel. Since the control inputs of transistors 5A and 5B are connected in parallel and controlled by a common bias, the internal resistance of transistor 5A and the internal resistance of transistor 5B change at the same value, and the indicator 2 The sensitivity of the meter is the same whether it is connected to the 5A side or the transistor 5B side, and the indication is from the traveling wave detection output 1 of the detection circuit 1.
A and the reflected wave detection output 1B. Therefore, the second
As shown in the figure, the indicator 2 indicates the voltage drop of the transistor 5B, and if the control input is set so that the voltage drop of the transistor 5A matches the full scale value of the meter, the indicator 2 will indicate the voltage drop of the transistor 5B as shown in Fig. 1. Without switching connections, indicator 2 always indicates the ratio of the opposite wave to the forward wave, so this can be calculated as SWR.
It is possible to read the scale directly.

次にトランジスタ5Aの電圧降下の設定には、
この電圧降下Vfをコンパレータ7の一方の入力
に加え、他方の入力には指示計2のフルスケール
電圧に等しい基準電圧Vrを加えて比較し、Vrに
対するVfの大小に応じてコンパレータの出力は
逆転するから、これをCPU8のI/Oの入力ポ
ートに加え、第3図のフローチヤートのようなサ
ブルーチンで簡単な作業によりI/Oの出力ポー
トの例えば8ビツトのバイナリ出力において、1
回の演算ごとに1を増減する作業が行なわれ、そ
の出力はD/Aコンバータ9で直流変換され、ト
ランジスタ5A,5Bの制御バイアスとなり、そ
の内部抵抗を変化させて、VfとVrが一致するま
で行われる。ここに使用するD/Aコンバータ9
としては高度の性能は必要ないので、第4図のよ
うな抵抗により重り付けの簡単な回路でよい。実
際にはスタート時に指示計を振り切らせないため
に、トランジスタ5A,5Bの電圧降下で小さい
状態からスタートすることが望ましいので、内部
抵抗が最小の状態からスタートするように入力バ
イアスを設定するが、バイポーラ・トランジスタ
とFETとではバイアスの方向が異る場合がある
ので、使用素子の特性に合致させる必要がある
が、要するに、コンパレータ入力の変化→CPU
出力の増減→D/A変換出力の増減→トランジス
タ内部抵抗の変化→コンパレータ入力、のループ
の動作が、Vf=Vrに収れんする方向に構成すれ
ばよい。第5図にCPU部分の入出力の接続例を
示す。
Next, to set the voltage drop of transistor 5A,
This voltage drop V f is added to one input of the comparator 7, and a reference voltage V r equal to the full scale voltage of the indicator 2 is added to the other input for comparison. Since the output of is reversed, add this to the I/O input port of the CPU 8 and use a simple subroutine as shown in the flowchart in Figure 3 to output, for example, 8-bit binary output from the I/O output port. 1
The work of increasing or decreasing 1 is performed for each calculation, and the output is converted to DC by the D/A converter 9, and becomes a control bias for the transistors 5A and 5B, changing their internal resistance, and V f and V r This continues until a match is reached. D/A converter 9 used here
Since a high level of performance is not required, a simple circuit weighted with resistors as shown in FIG. 4 will suffice. Actually, in order to prevent the indicator from swinging out at the start, it is desirable to start from a state where the voltage drop of transistors 5A and 5B is small, so the input bias is set so that the internal resistance starts from the state where it is the minimum. Since the direction of bias may differ between bipolar transistors and FETs, it is necessary to match the characteristics of the element used, but in short, changes in comparator input → CPU
The loop operation of increase/decrease in output→increase/decrease in D/A conversion output→change in transistor internal resistance→comparator input may be configured in a direction that converges to V f =V r . Figure 5 shows an example of input/output connections for the CPU section.

〔考案の効果〕[Effect of idea]

本考案においては従来のSWR計における進行
波の大小に応じて指示計の感度を調整する手動操
作を不要としたことにより取扱いの容易であるの
は勿論、使用中は連続的に監視し得るので、送信
機に組込んで使用するのにも便利である。
The present invention does not require manual operation to adjust the sensitivity of the indicator according to the size of the traveling wave in conventional SWR meters, making it easier to handle, and it also allows continuous monitoring during use. It is also convenient to use by incorporating it into a transmitter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のSWR計の原理を示す回路図、
第2図は本考案の一実施例を示すブロツク図、第
3図はCPUの動作を示すフローチヤート、第4
図はD/Aコンバータの回路図、第5図はCPU
の入出力回路図を示す。 1……検出回路、2……指示計、3……感度調
整器、4A,4B……負荷抵抗、5A,5B……
トランジスタ、7……コンパレータ、8……
CPU、9……D/Aコンバータ。
Figure 1 is a circuit diagram showing the principle of a conventional SWR meter.
Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a flowchart showing the operation of the CPU, and Fig. 4 is a block diagram showing an embodiment of the present invention.
The figure is the circuit diagram of the D/A converter, and Figure 5 is the CPU.
The input/output circuit diagram is shown. 1...Detection circuit, 2...Indicator, 3...Sensitivity adjuster, 4A, 4B...Load resistance, 5A, 5B...
Transistor, 7... Comparator, 8...
CPU, 9...D/A converter.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 送信機の出力端と負荷の中間に挿入して、進行
波強度に比例する電圧と反射波強度に比例する電
圧を同時にかつ別個に出力する検出回路の各出力
負荷は同一値の負荷抵抗と同一特性のトランジス
タの出力内部抵抗の直列接続によりなり、反射波
側のトランジスタには並列にSWR直読目盛の
SWR指示計を接続し、進行波側のトランジスタ
にはSWR指示計の内部抵抗と等しい抵抗を並列
に接続する手段と、前記進行波のトランジスタの
電圧降下をコンパレータの一方に加え、他方の入
力には基準電圧を加え、コンパレータの出力側は
CPUの入力ポートに接続し、出力ポートのバイ
ナリ出力の増減をコントロールする手段と、該
CPUの出力をD/A変換器でアナログ変換され
た電圧を前記進行波検出回路と反射波検出回路の
各トランジスタの制御入力として共通に加える手
段とを具備したことを特徴とする自動SWR計。
Each output load of the detection circuit is inserted between the output end of the transmitter and the load and outputs a voltage proportional to the forward wave intensity and a voltage proportional to the reflected wave intensity simultaneously and separately. The output internal resistance of the transistor with the characteristic is connected in series, and the transistor on the reflected wave side is connected in parallel with the SWR direct reading scale.
A means for connecting an SWR indicator, connecting a resistance equal to the internal resistance of the SWR indicator to the transistor on the traveling wave side in parallel, and adding the voltage drop of the transistor for the traveling wave to one side of the comparator and applying it to the other input. applies the reference voltage, and the output side of the comparator is
A means to connect to the input port of the CPU and control the increase/decrease of the binary output of the output port, and the corresponding
An automatic SWR meter characterized by comprising means for commonly applying a voltage obtained by converting the output of a CPU into analog by a D/A converter as a control input to each transistor of the traveling wave detection circuit and the reflected wave detection circuit.
JP1980171428U 1980-11-29 1980-11-29 Expired JPH0134130Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980171428U JPH0134130Y2 (en) 1980-11-29 1980-11-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980171428U JPH0134130Y2 (en) 1980-11-29 1980-11-29

Publications (2)

Publication Number Publication Date
JPS5793873U JPS5793873U (en) 1982-06-09
JPH0134130Y2 true JPH0134130Y2 (en) 1989-10-17

Family

ID=29529784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980171428U Expired JPH0134130Y2 (en) 1980-11-29 1980-11-29

Country Status (1)

Country Link
JP (1) JPH0134130Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5551755U (en) * 1978-10-04 1980-04-05

Also Published As

Publication number Publication date
JPS5793873U (en) 1982-06-09

Similar Documents

Publication Publication Date Title
JPH0368406B2 (en)
JPS5928866B2 (en) Instantaneous power measurement circuit
JPH0535619Y2 (en)
JPS6144419Y2 (en)
JPH0641179Y2 (en) Current switching circuit
JPH0216292Y2 (en)
SU945810A1 (en) Device for converting voltage to current
JPS6220078Y2 (en)
JPH0514935U (en) Watt meter
JPS60256820A (en) Current controller of electromagnetic load for internal combustion engine
JP2838650B2 (en) Electromagnetic flow meter
JPH0516527Y2 (en)
JPH0136150Y2 (en)
JPH0112414Y2 (en)
JPS6180466U (en)
SU836597A1 (en) Device for measuring ac voltage
JPS61173018U (en)
SU1457132A1 (en) Push-pull transistorized d.c. voltage converter
SU1698811A1 (en) Ac/dc voltage converter
JPS6349080Y2 (en)
JPS6027968Y2 (en) AC voltage measuring device
JPH0251144B2 (en)
JPS6228214U (en)
JPS6358772U (en)
JPS63113966U (en)