JPH0134353B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は情報記録担体から読み出した被変調信
号中における最小反転間隔ビツト信号の長さを測
定する最小反転間隔ビツト長測定装置に関する。

駆動中の情報記録担体から記録情報を読出し記
録内容を再生する再前装置、たとえばデジタルオ
ーデイオデイスク（以下DADと記す）再生装置
等において、情報記録担体から読み出した被変調
信号波形をブラウン管オツシロスコープ上に表示
し、表示波形からジツタを検出して、DAD再生
装置の制御系を調整、検査することが行なわれて
いる。

しかし、被変調信号波形からジツタを検出する
ことは容易でない。

たとえばDAD再生装置の場合においては、デ
ジタル信号に変換された音声信号を情報記録担体
としてのデイスクに記録するための変調方式とし
てMFM方式の一種であるEFM方式（Eight to
Forteen Modulation方式）が用いられている。

ここでEFM方式は公知の如く８ビツトデータ
を14ビツトのデータに変換する変調方式である。

EFM変調方式を用いたDAD再生装置において
は、デイスクのピツト加工が容易であること、直
流成分が小であること、ビツトクロツクの抽出が
容易、誤り伝播が小であること等の要求から最小
反転間隔を３ビツト長さ、最大反転間隔を11ビツ
ト長さに設定している。またビツトレートとして
4.3218Mb／secが採用されている。従つて１ビツ
ト長さは約231nsecである。

一方、DAD再生装置においてはデイスクから
情報を読し出すために必要な制御系が設けられて
おり、デイスクの回転数を制御する回転サーボ
系、デイスクから情報を読出すホーカスレンズの
デイスク面に対する相対位置を制御するホーカス
サーボ系、ホーカスレンズによりデイスク情報記
録面に集束された光スポツトがピツトで形成され
たトラツクの中心上に位置するように、光スポツ
トのデイスク半径方向位置を制御するトラツキン
グサーボ系がこれである。

またデイスク上のピツトは１ビツト長さに対し
て0.286μｍ〜0.322μｍを対応させてあつて、ピツ
トの最小長さは上記最小反転間隔３ビツトに対し
て0.858μｍ〜0.966μｍ、ピツト最大長さは上記最
大反転間隔11ビツトに対して3.15μｍ〜3.54μｍに
設定してあり、この間の長さのビツトが存在し、
トラツクを形成している。

このためデイスクから検出した被変調信号（以
下、DAD再生装置を例に説明するため、検出
EFM信号と記す）はトラツクのピツトの長さに
対応して３ビツト信号、４ビツト信号、…、また
は11ビツト信号がトラツク上のピツト配列に従つ
て重複せず順次読出される。この検出EFM信号
をブラウン管オツシロスコープで表示させたとき
の波形は、検出EFM信号を構成する単一ビツト
信号すなわち３ビツト信号、４ビツト信号、…、
11ビツト信号のたとえば立上りでトリガされたと
すると、第１図に示す如くである。

しかるに上記した如くDAD再生装置の制御系
の調整、検査を、ブラウン管オツシロスコープ上
に表示させた検出EFM信号波形のジツタを検出
して行なうとしても第１図に示す波形からも明ら
かな如く、容易ではなく、DAD再生装置の制御
系の調整、検査に技術を必要とするのみならず、
長時間を必要とすることになる。

本発明は上記にかんがみなされたもので、情報
記録担体から読し出した被変調信号中の最小反転
間隔ビツト長さを正確に測定することができ、
DAD再生装置の制御系の調整、検査等にも使用
することのできる最小反転間隔ビツト長測定装置
を提供することを目的とするものである。

以下、本発明を実施例により説明する。

第２図は本発明の一実施例のブロツク図であ
り、被変調信号がEFM信号の場合を例に説明す
る。

１は検出EFM信号が印加される入力端子であ
る。本発明の一実施例においては、入力端子１を
介して検出EFM信号が印加されて検出EFM信号
中の各ビツト信号成分が増加方向にゼロツクスし
たとき出力パルスを発生するゼロツクス検出回路
２_A、検出EFM信号中の各ビツト信号成分が減少
方向にゼロクロスしたとき出力パルスを発生する
ゼロクロス検出回路２_B、クロツクパルスたとえ
ば周期2n secのクロツクパルスを発振するクロツ
クパルス発振器３、ゼロクロス検出回路２_Aの出
力パルスが印加されて出力でフリツプフロツプ５
をセツトするナンドゲート４、ゼロクロス検出回
路２_Bの出力パルスが印加されて出力をノアゲー
ト７を介してフリツプフロツプ５に印加してフリ
ツプフロツプ５をリセツトするナンドゲート６、
フリツプフロツプのＱ出力およびクロツクパルス
発振器３から出力されるクロツクパルスが印加さ
れてフリツプフロツプ５のＱ出力の発生期間中、
そのゲートが開かれるアンドゲート８、アンドゲ
ート８から出力されるクロツクパルス数を計数す
るカウンタ９、カウンタ９の計数値を表示する表
示器１０、カウンタ９の計数値が所定値、本実施
例では405になつたことを検出するナンドゲート
１１およびナンドゲート１１の出力が印加されて
カウンタ９をクリアするオアゲート１２を備えて
おり、ナンドゲート１１の出力はノアゲート７に
印加してナンドゲート１１の出力によつてもフリ
ツプフロツプ５をリセツトするように、またフリ
ツプフロツプ５のＱ出力はアンドゲート６に印加
してフリツプフロツプ５がセツトされたときアン
ドゲート６のゲートを開いてゼロクロス検出回路
２_Bの出力パルスが印加されるのを待機するよう
に構成してある。

ナンドゲート１１により検出するカウンタ９の
計数値は405に設定してあるのは、カウンタ９が
3.5ビツト長さの時間を計数したとき、すなわち
３ビツト信号とつぎのビツト信号である４ビツト
信号との中間時間長さに設定して、3.5ビツト長
さ以上のビツト信号は４ビツト信号以上のビツト
信号であるとし、3.5ビツト長さ未満のビツト信
号は３ビツト信号と判断する様にしたものであ
る。具体的にはクロツクパルス発振器３の発振ク
ロツクパルスの周期は2n secであり、3.5ビツト
長さは809.847nsecである。またちなみに３ビツ
ト信号長は693n secであり、３ビツト信号と４ビ
ツト信号以上のビツト信号との区別する場合にお
いて810nsec以上の長さのビツト信号を４ビツト
以上の信号と判断することを示している。

また本発明の一実施例においては、さらにクロ
ツクパルス発振器３から出力されるクロツクパル
スおよびフリツプフロツプ５の出力が印加され
るアンドゲート１３と、アンドゲート１３から出
力されるクロツクパルスを計数するホールドオフ
カウンタ１４とが設けてあり、ホールドオフカウ
ンタ１４の出力はナンドゲート４およびオアゲー
ト１２に印加して、ホールドオフカウンタ１４の
計数値が所定値になるまでの期間、ナンドゲート
４を閉じてフリツプフロツプ５がセツトされるの
を禁止し、かつホールドオフカウンタ１４が計数
を開始した信号によつてカウンタ９をクリアする
ようにしてある。またナンドゲート４の出力でホ
ールドオフカウンタ１４の計数値をクリアするよ
うに構成してある。

表示器１０にはカウンタ９の計数値をラツチす
るラツチ回路１０−１が設けてあつて、表示器１
０はラツチ回路１０−１の出力を表示するように
構成してあり、ナンドゲート６の出力パルスがラ
ツチ回路１０−１にラツチ信号として印加してあ
る。

なお、ホールドオフカウンタ１４が出力を発生
する計数値は、表示器１０の表示を充分読み取る
ことができる値に設定してある。

以上の如く構成した本発明の一実施例の作用を
次に説明する。

入力端子１に印加された検出EFM信号の立上
り中、すなわち各ビツト信号の立上り中において
トリガレベルに達するとゼロクロス検出回路２_A
は出力パルスを発生し、この出力パルスはナンド
ゲート４に印加され、ナンドゲート４にて反転さ
れてフリツプフロツプ５に印加され、フリツプフ
ロツプ５をセツトする。このセツトによりフリツ
プフロツプ５のＱ出力は高電位となり、アンドゲ
ート８はそのゲートを開き、クロツクパルス発振
器３からの出力クロツクパルスはカウンタ９に供
給され、クロツクパルス数が計数される。

一方、入力端子１に印加されていたビツト信号
が立下り、その立下り途中においてトリガレベル
に達するとゼロクロス検出回路２_Bは出力パルス
を発生する。一方、フリツプフロツプ５のＱ出力
によりナンドゲート６は開かれているため、ゼロ
クロス検出回路２_Bの出力パルスはナンドゲート
６およびノアゲート７を介してフリツプフロツプ
５に印加されてフリツプフロツプ５をリセツトす
る。従つてアンドゲート８はフリツプフロツプ５
のＱ出力が低電位となることによつてそのゲート
が閉じる。このためクロツクパルス発振器３から
出力されるクロツクパルスはアンドゲート８で阻
止され、カウンタ９へのクロツクパルスの供給は
止む。

またクロツクパルスを計数していたカウンタ９
はクロツクパルスを所定値、本実施例では405個
計数したときはナンドゲート１１は出力パルスを
発生する。ナンドゲート１１からのこの出力パル
スはオアゲート１２を介してカウンタ９の計数値
をクリアし、同時にノアゲート７を介してフリツ
プフロツプ５に印加されてフリツプフロツプ５を
リセツトする。

ここでナンドゲート１１の出力パルスによるフ
リツプフロツプ５のリセツトとゼロクロス検出回
路２_Bの出力パルスによるフリツプフロツプ５の
リセツトとは独立していて、フリツプフロツプ５
はナンドゲート１１の出力パルスまたはゼロクロ
ス検出回路２_Bの出力パルスの何れか早く発生し
た出力パルスによつてリセツトされることにな
る。

そこで入力端子１に印加された検出EFM信号
が3.5ビツト長さ未満のときはナンドゲート１１
が出力パツスを発生する前にゼロクロス検出回路
２_Bが出力パルスを発生し、3.5ビツト長さ以上の
ときはゼロクロス検出回路２_Bが出力パルスを発
生する前にナンドゲート１１が出力パルスを発生
することになり、検出EFM信号３ビツト信号で
あるか４ビツト信号以上の信号であるかが区別さ
れることになる。すなわち入力端子１に印加され
ている検出EFM信号が４ビツト信号以上のとき
は検出EFM信号がほぼ3.5ビツト長さに達したと
きナンドゲート１１が出力パルスを発生してカウ
ンタ９の計数値はクリアされ、遅れてゼロクロス
検出回路２_Bが出力パルスを発することになり、
入力端子１に印加されているEFM信号が４ビツ
ト信号以上の信号であると判断されたことにな
る。またこの場合、ゼロクロス検出回路２_Bの出
力パルスによるナンドゲート６の出力によつて、
表示器１０のラツチ回路１０−１がカウンタ９の
計数値をラツチしても、カウンタ９の計数値は既
にクリアされているために表示器１０の表示は零
である。

また入力端子１に印加されている検出EFM信
号が３ビツト信号のときは３ビツト信号の長さが
ジツタにより変動していても、ほぼ3.5ビツト長
さ以になることはなく、ナンドゲート１１は出力
を発生することはなく、ゼロクロス検出回路２_B
の出力パルスによりフリツプフロツプ５がリセツ
トされて、カウンタ９の計数値は入力端子１に印
加された３ビツト信号の長さを時間表示した計数
値から変化しなくなる。同時にゼロクロス検出回
路２_Bの出力パルスはナンドゲート６を介して表
示器１０のラツチ回路１０−１に印加され、カウ
ンタ９の計数値がラツチされ、表示器１０のラツ
チ回路１０−１に印加され、カウンタ９の計数値
がラツチされ、表示器１０はカウンタ９の計数
値、すなわち入力端子１に印加されていた３ビツ
ト信号の長さを時間表示することになる。

また、ゼロクロス検出回路２_Bが出力パルスを
発してフリツプフロツプ５がリセツトされると、
アンドゲート１３はそのゲートを開き、ホールド
オフカウンタ１４はこのときからクロツクパルス
発振器３からのクロツクパルスを計数する。この
計数開始から所定計数値に達するまでホールドオ
フカウンタ１４は低電位出力を出力し、この低電
位出力はナンドゲート４のゲートを閉じるため、
引続いて印加されてくる検出EFM信号により出
力されたゼロクロス検出回路２_Aの出力パルスは
フリツプフロツプ５に印加されない。またホール
ドオフカウンタ１４の計数値が所定値に達すると
ホールドオフカウンタ１４の出力は高電位出力に
変り、ナンドゲート４は開きゼロクロス検出回路
２_Aからの出力パルスが出力されるのを待つ状態
となる。また、ホールドオフカウンタ１４の低電
位出力によりオアゲート１２を介してカウンタ９
の計数値はクリアされる。

従つて検出EFM信号中の３ビツト信号のみが
検出されて、３ビツト信号の長さが表示器１０に
時間表示されることになる。またこの時間表示値
と694n secとの差が３ビツト信号のジツタ分を示
している。また表示器１０内に減算回路を設けて
ジツタ分のみを表示器１０に表示するようにして
もよい。

また、以上の説明において、検出EFM信号の
立上りゼロクロス時から立下りゼロクロス時まで
の時間で３ビツト信号の長さを測定したが、逆に
検出EFM信号の立下りゼロクロス時から立上り
ゼロクロス時までの時間を検出するようにしても
同様である。

なお、以上の説明において、表示器１０の表示
を読むことにより３ビツト信号の長さまたはジツ
タ分を測定する場合を例に説明したが、たとえば
カウンタ９の計数値をマイクロコンピユータに読
込ますようにしてもよい。この場合、ラツチ回路
１０−１へのラツチ信号、すなわちナンドゲート
６の出力パルスを割込要求信号としてマイクロコ
ンピユータへ出力して、カウンタ９の計数値を読
み込ませることができる。またホールドオフカウ
ンタ１４の出力に代つて、マイクロコンピユータ
からカウンタ９の計数値を読込んだ確認信号A_Q
を用いて、アンドゲート１３およびホールドオフ
カウンタ１４を省略することもできる。

つぎに本発明によつて検出EFM信号中におけ
る３ビツト信号長を測定することによりDAD再
生装置の制御系の調整、検査に使用できる理由に
ついて説明する。

検出EFM信号を分析した結果、DAD再生装置
の制御系の特性に依存する情報が検出EFM信号
中における３ビツト信号のジツタ分に最も多く含
まれることが判明した。従つて検出EFM信号中
における３ビツト信号長を測定してジツタ分を得
るかもしくは直接３ビツト信号のジツタを測定す
ることにより、DAD再生装置の制御系の良否を
検査することができる。

また従来の如くブラウン管オツシロスコープに
より検出EFM信号の波形を表示し、表示波形を
観測してDAD再生装置の制御系を検査する場合
に比して、本発明の一実施例によれば定量的に検
査をすることができて、検査、調整がより容易と
なる。

なお、以上は最小反転間隔が３ビツト長さのた
めに、３ビツト信号長を測定したが、最小反転間
隔が他のビツト長さであつても同様に構成するこ
とができる。

また、被変調信号が検出EFM信号以外の場合
であつても同様である。

以上説明した如く本発明によれば、EFM信号
中における最小反転間隔ビツト長さとその最小反
転間隔ビツトの次のビツト長さとほぼ中間長さに
対応した値にカウンタの計数値が達したことを検
出する検出手段を設けて、被変調信号の立上り方
向（または立下り方向）のゼロクロス時から前記
検出手段からの出力発生前における前記被変調信
号の立下り方向（または立上り方向）のゼロクロ
ス時までの間におけるクロツクパルス数を計数す
るように構成したため、あたかも時間ウインドの
如く作用して、前記被変調信号中における最小反
転間隔のビツト長さを前記クロツクパルスを計数
した計数値から測定することができる。

従つてたとえばDAD再生装置の制御系の調整、
検査に使用をして定量的にDAD再生装置の制御
系の良否を検査することもできる。

【図面の簡単な説明】

第１図はブラウン管オツシロスコープに表示し
た検出EFM信号の波形図。第２図は本発明の一
実施例のブロツク図。 ２_Aおよび２_B……ゼロクロス検出回路、３……
クロツクパルス発振器、５……フリツプフロツ
プ、９……カウンタ、１０……表示器、１１……
検出手段としてのナンドゲート。

Claims (1)

【特許請求の範囲】
1. １ 情報記録担体から続み出した被変調信号中に
   おける最小反転間隔ビツト信号の長さを測定する
   最小反転間隔ビツト長測定装置であつて、所定周
   期のクロツクパルスを発振するクロツクパルス発
   振器と、前記被変調信号の立上りまたは立下り方
   向のゼロクロスを検出する第１のゼロクロス検出
   回路と、前記被変調信号の前記第１のゼロクロス
   検出回路と逆方向のゼロクロスを検出する第２の
   ゼロクロス検出回路と、前記クロツクパルスを計
   数するカウンタと、前記カウンタの計数値が前記
   被変調信号中における最小反転間隔ビツトの長さ
   と前記最小反転間隔ビツトの次のビツトの長さと
   のほぼ中間長さに対応した値に達したことを検出
   する検出手段と、前記第１のゼロクロス検出回路
   の出力発生時から前記検出手段の出力発生時前に
   発生する前記第２のゼロクロス検出回路の出力発
   生時まで間前記クロツクパルスを前記カウンタに
   導くゲート手段とを備えてなることを特徴とする
   最小反転間隔ビツト長測定装置。