JPS58201087A - 最小反転間隔ビツト長測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報記録担体から読み出した被変調信号中にお
ける最小反転間隔ビット信号の長さを測定する最小反転
間隔ビット長測定装置に関する。

駆動中の情報記録担体から記録情報を読出し記録内容を
再生する再生装置、たとえばデジタルオーディオディス
ク（以下ＤＡＤと記す）再生装置等において、情報記録
担体から読み出した被変調信号波形をブラウン管オツシ
ロスコーグ上に表示し、表示波形からジッタを検出して
、ＤＡＤ再生装置の制御系を調整、検査することが行な
われている。

しかし、被変調信号波形からジッタを検出することは容
易でない。

たとえばＤＡＤ再生装置の場合においては、デシタル信
号に変換された音声信号を情報記録担体としてのディス
クに記録するための変調方式として冴闇方式の一種であ
るＥＦＭ方式（Ｅｉｇｈｔ　ｔ。

Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ方式）が用い
られている。

ここでＥＦＭ方式は公知の如く８ビツトデータを１４ビ
ツトのデータに変換する変調方式である。

ＥＦＭ変調方式を用いたＤＡＤ再生装置においては、デ
ィスクのビット加工が容易であること、直流成分が小で
あること、ビットクロックの抽出が容易、誤シ伝播が小
であること等の要求から最小反転間隔を３ビット長さ、
最大反転間隔を１１ビット長さに設定している。またビ
ットレートとして４．３２１８　Ｍｂ／ｓ　ｅ　ｃ　が
採用されている。従って１ビット長さは約２３１　ｎ　
ａｅｃである。

一方、ＤＡＤ再生装置においてはディスクから情報を読
み出すために必要な制御系が設けられており、ディスク
の回転数を制御する回転サーボ系、ディスクから情報を
読出すホーカスレンズのディスク面に対する相対位置を
制御するホーカスサーボ系、ホーカスレンズによシディ
スクの情報記録面に集束された光スポットがビットで形
成された、１′ トラックの中心上に位置するように、光スポットのディ
スク半径方向位置を制御するトラッキングサーが系がこ
れである。

またディスク上のビットは１ビット長さに対して０．２
８６μｍ〜０．３２２μｍを対応させてあって、ビット
の最小長さは上記最小反転間隔３ビツトに対して０．８
５８μｍ〜０．９６６μｍ１ピツトの最大長さは上記最
大反転間隔１１ビツトに対して３，１５１ｓｎ　〜３．
５４１ｔｍに設定してあり、この間の長さのビットが存
在し、トラックを形成している。

このためディスクから検出した被変調信号（以下、ＤＡ
Ｄ再生装置を例に説明するため、検出ＥＦＭ信号と記す
）はトラックのビットの長さに対応して３ビット信号、
４ビット信号、・・・、または１１ビット信号がトラッ
ク上のビット配列に従って重複せず順次読出される。こ
の検出ＥＦ”Ｍ信号をブラウン管オツシロスコープで表
示させたときの波形は、検出ＥＦＭ信号を構成する単−
ビット信号すなわち３ビット信号、４ビット信号、・・
・、１１ビット信号のたとえば立上りでトリガされたと
すると、第１図に示す如くである。

しかるに上記した如（ＤＡＤ再生装置の制御系の調整、
検査を、ブラウン管オツシロスコープ上に表示させた検
出ＥＦＭ信号波形のソックを検出して行なおうとしても
第１図に示す波形からも明らかな如く、容易ではなく、
ＤＡＤ再生装置の制御系の調整、検査に技術を必要とす
るのみならず、長時間を必要とすることになる。

本発明は上記にかんがみなされたもので、情報記録担体
から読み出した被変調信号中の最小反転間隔ビット長さ
を正確に測定することができ、ＤＡＤ再生装置の制御系
の調整、検査等にも使用することのできる最小反転間隔
ビット長測定装置を提供することを目的とするものであ
る。

以下、本発明を実施例によシ説明する。

第２図は本発明の一実施例のブロック図であシ、被変調
信号がＥＦＭ信号の場合を例に説明する。

１は検出ＥＦＭ信号が印加される入力端子である。

本発明の一実施例においては、入力端子１を介して検出
ＥＦＭ信号が印加されて検出ＥＦＭ信号中の各ビット信
号成分が増加方向にゼロクロスしたとき出力・母ルスを
発生するゼロクロス検出回路２人、検出ＥＦＭ信号中の
各ビット信号成分が減少方向にゼロクロスしたとき出力
ｉ４ルスを発生するゼロクロス検出回路２１１．クロッ
クパルスたとえば周期２ｎ　ｓｅｃのクロックツ９ルス
を発振するりｐツクパルス発振器３、ゼロクロス検出回
路２人の出力パルスが印加されて出力でフリップフロラ
７′１′５をセットするナン）’ｆ−）４、ゼロクロス
検出回路２Ｂの出カッ４ルスが印加されて出力をノアダ
ート７を介してフリップフロップ５に印加してフリップ
フロップ５をリセットするナンドダート６、フリップフ
ロップ５のＱ出力およびクロックパルス発振器３から出
力されるクロックパルスが印加すれてフリップフロップ
５のＱ出力の発生期間中、そのダートが開かれるアンド
ダート８、アンドダート８から出力されるクロックパル
ス数を計数スるカウンタ９、カウンタ９の計数値を表示
する表示器１０、カウンタ９の計数値が所定値、本実施
例では４０５になったことを検出するナンドｒ−）１１
およびナントゲート１１の出力が印加されてカウンタ９
をクリアするオアｆｆ−）　１２を備えておシ、ナンド
ダート１１の出力はノアゲート７に印加してナンドダー
ト１１の出力によってもフリップフロップ５をリセット
するように、またフリップフロラｆ５のＱ出力はアンド
ダート６に印加してソリツブフロップ５がセットされた
ときアンドグートロのダートを開いてゼロクロス検出回
路２Ｂ　の出力パルスが印加されるのを待機するように
構成しである。

ナンドダート１１によシ検出するカウンタ９の計数値は
４０５に設定しであるのは、カウンタ９が３．５ビット
長さの時間を計数したとき、すなわち３ビット信号とつ
ぎのビット信号である４ビット信号との中間時間長さに
設定して、３．５ビット長さ以上のビット信号は４ビッ
ト信号以上のビット信号であるとし、３．５ビット長さ
未満のビット信号は３ビット信号と判断する様にしたも
のである。具体的にはクロックパルス発振器３の発振ク
ロックパルスの周期は２　ｎ　ｓｅｅであｊ９．３．５
ビット長さは８０９．８４７ｎａｅｃ　である。またち
なみに３ビット信号長は６９３ｎｓ＠ｃであシ、３ビッ
ト信号と４ビット信号以上のビット信号との区別する場
合において８１０　ｎ５ａｃ以上の長さのビット信号を
４ビット以上の信号と判断することを示している。

また本発明の一実施例においては、さらにクロックツ４
ルス発振器３から出力されるクロックパルスおよびフリ
ップフロッグ５の互出力が印加されるアンドダート１３
と、アンドダート１３から出力されるクロックツ母ルス
を計数するホールドオフカウンタ１４とが設けてアシ、
ホールドオフカウンタ１４の出力はナンドダート４およ
びオアダート１２に印加して、ホールドオフカウンタ１
４の計数値が所定値になるまでの期間、ナンドダート４
を閉じてソリツブフロップ５がセットされるのを禁止し
、かつホールドオフカウンタ１４が計数を開始した信号
によってカウンタ９をクリアするようにしである。また
ナンドｒ−ト４の出力でホールドオフカウンタ１４の計
数値をクリアするように構成しである。

表示器１０にはカウンタ９の計数値をラッチするラッチ
回路１０−１が設けてあって、表示器１０はラッチ回路
１０−１の出力を表示するように構成してあり、ナンド
ｒ−）　６の出力パルスがラッチ回路１０−１にラッチ
信号として印加しである。

なお、ホールドオフカウンタ１４が出力を発生する計数
値は、表示器１０の表示を充分読み取ることができる値
に設定しである。

以上の如く構成した本発明の一実施例の作用を次に説明
する。

入力端子１に印加された検出ＥＦＭ信号の立上り中、す
なわち各ビット信号の立上り中においてトリガレベルに
達するとゼロクロス検出回路２人は出力パルスを発生し
、この出力パルスはナンドダート４に印加され、ナンド
ｆ−）４にて反転されてフリップフロラｆ５に印加され
、ソリツブフロップ５をセットする。このセットによシ
フリップフロップ５のＱ出力は高電位となシ、アンドｙ
　−ト８はそのダートを開き、クロックパルス発振器３
からの出力クロックパルスはカウンタ９に供給され、ク
ロックパルス数が計数される。

一方、入力端子１に印加されていたビット信号が立下シ
、その立下シ途中においてトリがレベルに達するとゼロ
クロス検出回路２Ｂは出力パルスを発生する。一方、フ
リップフロラｆ５のＱ出力によシナンドダート６は開か
れているため、ゼロクロス検出回路２Ｂの出カッｆルス
はナンＩ’）Ｉ′に−）６およびノアグードアを介して
フリップフロップ５に印加されてフリップフロラｆ５を
リセットする。従ってアンドダート８はフリツノフロッ
プ５のＱ出力が低電位となることによってそのダートが
閉じる。このためクロックツ４ルス発振器３から出力さ
れているクロックツ臂ルスはアンドｆ　−）　８で阻止
され、カウンタ９へのクロックパルスの供給は止む。

またクロックパルスを計数していたカウンタ９はクロッ
クツ臂ルスを所定値、・本実施例では４０５個計数した
ときはナンド？　−）　１１は出力パルスを発生する。

ナンドダート１１からのこの出力パルスはオアダート１
２を介してカウンタ９の計数値をクリアし、同時にノア
グードアを介してフリツノフロツプ５に印加されてフリ
ップフロップ５をリセットする。

ここでナンドｆ−）　１１の出カッ９ルスによるフリッ
プフロップ５のリセットとゼロクロス検出回路２Ｂの出
力パルスによるフリップフロップ５のリセットとは独立
していて、フリップフロップ５はナンドｅ−）　１１の
出力パルスまたはゼロクロス検出回路２Ｂの出力パルス
の何れか早く発生した出力パルスによってリセットされ
ることになる。

そこで入力端子１に印加された検出ＥＦＭ信号が３．５
ヒツト長さ未満のときはナントゲート１１が出力ｉ４ル
スを発生する前にゼロクロス検出回路２Ｂが出力パルス
を発生し、３．５ビット長さ以上のときはゼロクロス検
出回路２Ｂが出力パルスを発生する前にナンドダ−）１
１が出力ノクルスを発生することになシ、検出ＥＦＭ信
号が３ビット信号であるか４ビット信号以上の信号であ
るかが区別されることになる。すなわち入力端子１に印
加されている検出ＥＦＭ信号か４ビット信号以上のとき
は検出ＥＦＭ信号がほぼ３．５ビット長さに達したとき
す（１１） ンドダート１１が出カッｆルスを発生してカウンタ９の
計数値はクリアされ、遅れてゼロクロス検出回路２Ｂが
出力パルスを発することになシ、入力端子１に印加され
ているＥＦＭ信号が４ビット信号以上の信号であると判
断されたことになる。またこの場合、ゼロクロス検出回
路２Ｂの出力パルスによるナンドダート６の出力によっ
て、表示器１０のラッチ回路１０−１がカウンタ９の計
数値をラッチしても、カウンタ９の計数値は既にクリア
されているために表示器１０の表示は零である。

また入力端子１に印加されている検出ＥＦＭ信号が３ビ
ット信号のときは３ビット信号の長さがジッタによシ変
動していても、はぼ３．５ビット長さ以上となることは
なく、ナンドダート１１は出力を発生することはなく、
ゼロクロス検出回路２Ｂの出力ノヤルスによシフリップ
フロップ５がリセットされて、カウンタ９の計数値は入
力端子１に印加された３ビット信号の長さを時間表示し
た計数値から変化しなくなる。同時にゼロクロス検出回
路２Ｂの出力Ａ？ルスはナンドダート６を介して表（１
２） 示器１０のラッチ回路１０−１に印加され、カウンタ９
の計数値がラッチされ、表示器１０はカウンタ９の計数
値、すなわち入力端子ＩＫ印加されていた３ビット信号
の長さを時間表示することになる。

また、ゼロクロス検出回路２Ｂが出力パルスを発してフ
リップフロップ５がリセットされると、アンドダート１
３はそのダートを開き、ホールドオフカウンタ１４はこ
のときからクロックパルス発振器３からのクロックパル
スを計数する。この計数開始から所定計数値に達するま
でホールドオフカウンタ１４は低電位出力を出力し、こ
の低電位出力はナンドダート４のダートを閉じるため、
引続いて印加されてくる検出ＥＦＭ信号によ多出力され
たゼロクロス検出回路２人の出力パルスはフリップフロ
ップ５に印加されない。またホールドオフカウンタ１４
の計数値が所定値に達するとホールドオフカウンタ１４
の出力は高電位出力に変シ、ナンドダート４は開きゼロ
クロス検出回路２人からの出力ｉ４ルスが出力されるの
を待つ状態となる。また、ホールドオフカウンタ１４の
低電位出力によシオアｆ−）１２を介してカウンタ９の
計数値はクリアされる。

従って検出ＥＦＭ信号中の３ビット信号のみが検出され
て、３ピット信号の長さが表示器１０に時間表示される
ことになる。またこの時間表示値と６９４　ｎ　１Ｈ１
６との差が３ビット信号のブック分を示している。また
表示器１０内に減算回路を設けてジッタ分のみを表示器
１０で表示するようにしてもよい。

また、以上の説明において、検出ＥＦＭ信号の立上りゼ
ロクロス時から立下Ｂ−ｖロクロス時までの時間で３ビ
ット信号の長さを測定したが、逆に検出ＥＦＭ信号の立
下りゼロクロス時から立上シゼロクロス時までの時間を
検出するようにしても同様である。

なお、以上の説明において、表示器１０の表示を読むこ
とにより３ビット信号の長さまたはジッタ分を測定する
場合を例に説明したが、たとえばカウンタ９の計数値を
マイクロコンピュータに読込まずようにしてもよい。こ
の場合、ラッチ回路１０−１へのラッチ信号、すなわち
ナンドｆ−）６の出力パルスを割込要求信号としてマイ
クロコンぎユータへ出力して、カウンタ９の計数値を読
み込ませることができる。またホールドオフカウンタ１
４の出力に代って、マイクロコンピュータからカウンタ
９の計数値を読込んだ確認信号ＡＱを用いて、アンドｆ
−）　１３およびホールドオフカウンタ１４を省略する
こともできる。

つぎに本発明によって検出ＥＦＭ信号中における３ビッ
ト信号長を測定することによ、９　ＤＡＤ再生装置の制
御系の調整、検査に使用できる理由について説明する。

検出ＥＦＭ信号を分析した結果、ＤＡＤ再生装置の制御
系の特性に依存する情報が検出ＥＦＭ信号中における３
ビット信号のジッタ分に最も多く含まれることが判明し
た。従って検出ＫＦＭ信号中における３ビット信号長を
測定してジッタ分を得るかもしくは直接３ピット信号の
ジッタを測定することによシ、ＤＡＤ再生装置の制御系
の良否を検査することができる。

また従来の如くブラウン管オッシロスコープによシ検出
ＥＦＭ信号の波形を表示し、表示波形を観測してＤＡＤ
再生装置の制御系を検査する場合に比して、本発明の一
実施例によれば定量的に検査をすることができて、検査
、調整がよシ容易となる。

なお、以上は最小反転間隔が３ビット長さのために、３
ビット信号長を測定したが、最小反転間隔が他のビット
長さであっても同様に構成することができる。

また、被変調信号が検出ＥＦＭ信号以外の場合であって
も同様である。

以上説明した如く本発明によれば、ＥＦＭ信号中におけ
る最小反転間隔ビット長さとその最小反転間隔ビットの
次のビット長さとのほぼ中間長さに対応した値にカウン
タの計数値が達したことを検出する検出手段を設けて、
被変調信号の立上多方向（ｔたは立下多方向）のゼロク
ロス時から前記検出手段からの出力発生前における前記
被変調信号の立下り方向（または立上多方向）のゼロク
ロ（１５） ス時までの間におけるクロックパルス数を計数するよう
に構成したため、あたかも時間ウィンドの如く作用して
、前記被変調信号中における最小反転間隔のビット長さ
を前記クロックパルスを計数した計数値から測定するこ
とができる。

従ってたとえばＤＡＤ再生装置の制御系の調整、検査に
使用をして定量的にＤＡＤ再生装置の制御系の良否を検
査することもできる。

【図面の簡単な説明】

第１図はブラウン管オッシロスコープに表示した検出Ｅ
ＦＭ信号の波形図。 第２図は本発明の一実施例のブロック図。 ２人および２Ｂ・・・ゼロクロス検出回路、３・・・ク
ロックパルス発振器、５・・・フリップフロップ、９・
・・カウンタ、１０・・・表示器、１１・・・検出手段
としてのナンドｆｆ−）。 特許出願人 トリオ株式会社 東京芝浦電気株式会社 代理人　弁理土砂子信夫 （１６） 第　　１　　図 第　　２　　図

Claims (1)

【特許請求の範囲】
1. 情報記録担体から読み出した被変調信号中における最小
   反転間隔ビット信号の長さを測定する最小反転間隔ビッ
   ト長測定装置であって、所定周期のクロックパルスを発
   振するクロックパルス発振器と、前記被変調信号の立上
   シまたは立下シ方向（７）　セ０クロスを検出する第１
   のゼロクロス検出回路と、前記被変調信号の前記第１の
   ゼロクロス検出回路と逆方向のゼロクロスを検出する第
   ２のゼロクロス検出回路と、前記クロックツ臂ルスを計
   数するカウンタと、前記カウンタの計数値が前記被変調
   信号中における最小反転間隔ビットの長さと前記最小反
   転間隔ビットの次のビットの長さとのほぼ中間長さに対
   応した値に達したことを検出する検出手段と、前記第１
   のゼロクロス検出回路の出力発生時から前記検出手段の
   出力発生時前に発生する前記第２のゼロクロス検出回路
   の出力発生時までの間前記クロックパルスを前記カウン
   タに導くダート手段とを備えてなることを特徴とする最
   小反転間隔ビット長測定装置。