JPH0136074B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はメモリの各セルがラスタ走査デイスプ
レイにおける前記各セルに対応する位置にレーダ
ビデオ信号を呈示させるための輝度データを含ん
でいるランダム・アクセス・メモリと；供給され
るビデオ信号およびメモリに記憶させた輝度デー
タに応答して、メモリに記憶されているデータの
上に書込む新規の輝度データを供給する論理ユニ
ツトと；新規の輝度データをメモリに記憶させる
ために、レーダ走査パターンに基いて極座標にて
確立されたアドレスをカルテシアン座標にて表わ
されるアドレスに変換するアドレス変換回路と；
輝度データを読出し、かつ対応するビデオ信号を
ラスタ走査デイスプレイに呈示させるために前記
メモリに接続する回路とを具えているデイジタル
走査変換器に関するものである。

斯種デイジタル走査変換器は米国特許第
4165506号明細書から既知である。これに記載さ
れている変換器は、デイスプレイにパーシステン
ス（残光）の長いけい光体のそれに似ているパー
システンスが得られているような所定の時間瞬時
に輝度低下指令信号を発生させるタイミングユニ
ツトを具えている。これらの指令信号に関連する
アドレスを擬似ランダムシーケンスで発生させ
て、デイスプレイの輝度を均一に低下させるよう
にている。しかし、本発明の目的はPPIデイスプ
レイのパーシステンスに似ているパーシステンス
を達成し、表示されるレーダ走査が接線方向のパ
ーシステンス、すなわち移動方向に進むパーシス
テンスを呈するようにした冒頭にて述べたデイジ
タル走査変換器を提供することにある。

本発明は冒頭にて述べた種類のデイジタル走査
変換器において、該デイジタル変換器が前記メモ
リに記憶済みの旧の輝度データを第１基準時間に
新規の輝度データとしてのパーシステンスデータ
と交換するデータ交換手段を具えており、連続す
るレーダ走査の間に前記ラスタ走査デイスプレイ
における輝度を低下させて、予じめ定めたパーシ
ステンスを該ラスタ走査デイスプレイに出現させ
るために前記第１基準時間と、前記旧の輝度デー
タを記憶させた時点を規定する以前の第２基準時
間とを予じめ時間間隔相違させ、前記データ交換
手段が；旧の輝度データに関連するレーダ走査に
対応する方位値に加えて、前記第１基準時間を決
定するために前記パーシステンスデータおよび方
位基準を供給する制御ユニツトと；２度の連続す
るレーダ走査の間の時間間隔内に前記レーダビデ
オ信号の代りに前記制御ユニツトからのパーシス
テンスデータを記憶する制御コードレジスタと；
前記レーダビデオ信号用の入力端子および前記制
御ユニツトと前記制御コードレジスタとの間に接
続され、２度の連続するレーダ走査の間に前記レ
ーダビデオ信号の代りに前記パーシステンスデー
タを前記制御コードレジスタに送給するのに適し
たスイツチング手段と；前記方位基準値にレーダ
走査の方位値を加えて、前記パーシステンスデー
タに対応するメモリセルのアドレスを発生させる
ために前記アドレス変換回路内に設ける加算器；
とを具え、前記メモリセルの内容を前記制御コー
ドレジスタに接続した前記論理ユニツトによつ
て、前記制御レジスタに記憶させたパーシステン
スデータに適合させたことを特徴とする。

これがため、パーシステンスデータの処理はレ
ーダ走査に適応される。すなわち、メモリセルは
これらの各セルにレーダデータが記憶されるのと
同じシーンスで輝度低下処理が成される。従つ
て、このシーケンスのことをレーダ走査と同様
に、以後パーシステンスラジアンと称するラジア
ンにて表わす。パーシステンスデータを処理する
と云うことは、パーシステンスラジアンを生成す
ることを意味する。パーシステンスの持続時間は
斯るパーシステンスラジアンを生成する周波数に
よつて決定さる。

図面につき本発明を説明する。

第１図に示す本発明によるデイジタル走査変換
器ではランダム・アクセス・メモリ１にて示して
ある。このメモリの各セルはラスタ走査デイスプ
レイ２のラスタの或る点に対応するものであつ
て、ラスタ走査デイスプレイにおける対応する位
置にビデオ信号を表示させるのに必要な情報を含
んでいる。メモリに記憶されたデータはフリツカ
ーのない定常画像が得られるような周波数で読出
される。メモリ１にはメモリデータを読出し、こ
のデータを処理してビデオ信号を発生し、かつこ
れらのビデオ信号をデイスプレイ２に供給する回
路３を接続する。各メモリセルは所定数ビツト位
置を具えている。斯種メモリセルの内容によつて
輝度値が決定され、この輝度値にてレーダビデオ
信号がラスタ走査デイスプレイ２における各メモ
リセルに対応する位置に表わされる。なお、メモ
リセルの内容のことを以後「輝度データ」と称す
る。メモリから輝度データを読出すには、回路３
によつてライン４およびスイツチ５を介して必要
なメモリアドレス情報をメモリ１に供給する。こ
の場合、スイツチ５は図示の位置とは反対側のＲ
（読出）位置にセツトする。メモリ１にはスイツ
チ５を介して、走査変換器にて処理されたビデオ
データのアドレス情報と、メモリ１を読出すのに
必要なアドレス情報を交互に供給する。スイツチ
５が図示のようなRMW（読出し／変換／書込み）
位置にある場合には、内容を再設定する必要のあ
るメモリセルがアドレスされる。これがため、走
査変換器にて処理されたビデオデータをライン６
を介して論理ユニツト７に供給する。この論理ユ
ニツト７は関連するアドレス情報によつて割当て
られたメモリセルの内容も受信する。論理ユニツ
ト７に供給された情報から該当するメモリセルの
内容をライン９を介して再設定（更新）する。な
お、この再設定とは斯るメモリセルの内容がこの
セルの以前の内容と本質的に相違したものとなる
と云うのでではないことに留意すべきである。

前述したように、メモリセルの内容は輝度デー
タから成るものである。論理ユニツト７に供給す
べきデータ、すなわちライン６を経て供給するデ
ータは輝度データそのものを含む必要はないが、
これはライン６を経て供給するデータが、量子化
され、かつデイジタル化されたレーダビデオ信号
から成る場合について云えることである。これに
対し、ライン６から供給するデータは指令（コマ
ンド）信号をもつて構成して、論理ユニツト７が
メモリ１の輝度データをどれだけ変更させる必要
があるかを決定することができる。

内容を再設定する必要があるメモリセルはアド
レス変換回路１０によりアドレスされる。この変
換回路はレーダ走査パターンに基いて極座標で設
定されたアドレスをカルテシアン座標で表わされ
るアドレスに変換する。アドレス変換回路１０は
方位カウンタ１１、加算器１２、sin／cos生成器
１３およびアドレスレジスタ１４を具えている。
レーダアンテナの方位を示す方位パルスB^および
角度基準値を示すパルスN^を方位カウンタ１１に
供給する。このカウンタはレーダがパルスを伝送
する方向と、選択された基準方向との間の角度
を表わす信号を供給する。所要に応じ上記角度値
は、ラスタ走査デイスプレイに表示される画像
を回転させる角度値φを表わす信号を方位カウン
タ１１に供給することによつて増大させることが
できる。上記角度値φは制御ユニツト１５によつ
て供給する。加算器１２では方位カウンタ１１か
らの角度値＋φをk.Δ（ここにｋ＝０、１、２
…）だけ増大させることができる。なお、このこ
とについては後に詳述する。角度値Δも制御ユ
ニツト１５により供給する。角度値＋＋ｋ・
Δをsin／cos生成器１３に供給し、これにてsin
（＋＋ｋ・Δ）およびcos（＋＋ｋ・Δ）
の角度値をそれぞれ発生させ、ついでこれらの角
度値をアドレスレジスタ１４に供給する。このレ
ジスタ１４はレジスタ増分カウントパルスΔR
と、制御ユニツト１５からのレーダ座標値xo、
yoを受信した後につぎのようなメモリアドレス
を供給する。すなわち、 ｘ＝xo＋ｎ・ΔR・cos（＋＋ｋ・Δ） および ｙ＝yo＋ｎ・ΔR・sin（＋＋ｋ・Δ） ここに、ｎ＝０、１、２…Ｎとし、Ｎ・ΔRを
設定レーダレンジとする。

ビデオデータにはアドレスされるメモリセルの
輝度データを適合させる必要があり、このビデオ
信号を先ずビデオ処理ユニツト１６にて量子化し
て、スイツチング手段１７および後に説明する遅
延素子１８を介して制御コードレジスタ１９に供
給する。制御コードレジスタ１９に記憶させたビ
デオデータはバツフアレジスタ２０を介して論理
ユニツト７に供給する。これと同時に対応するメ
モリアドレスをレジスタ２０を介してメモリ１に
記憶させる。

メモリ１の輝度データはレーダ走査の結果に適
応させるだけでなく、斯る輝度データデータには
所定の間隔で輝度低下処理を施すべきである。こ
の輝度低下処理を行うために、ビデオデータを所
定の周波数で「パーシステンス」データと置換さ
せる。このパーシステンスデータの処理はレーダ
走査に向けるようにする。すなわち、メモリセル
の輝度低下処理を、これらの各セルにレーダデー
タが記憶されるのと同じシーケンスで行なう。ま
た、このシーケンスによつて「パーシステンス」
ラジアンを生成する。原則としては、２度の連続
するレーダ走査の間にパーシステンスラジアンを
生成可能とすべきである。この処理にはつぎのよ
うな各場合がある。すなわち、 １ アンテナが回転する度毎に輝度低下処理を数
回行う；これがため２度の連続するレーダ走査
の間に幾つものパーシステンスラジアンを生成
すべきである。

２ アンテナが回転する度毎に輝度低下処理を１
回行う；これはレーダデータの処理と同時に行
うのが好適であり、この場合にはレーダ走査を
表示させるとともにパーシステンスラジアンを
生成させるためのアドレスを同時に発生させ
る。

３ アンテナがＮ回転する度毎に輝度低下処理を
１度行う；これはアンテナのＮ番目の回転時に
レーダ走査と同時に行うのが好適である。

制御ユニツト１５は、パーシステンスラジアン
の生成周波数を決定する信号、つまりアンテナが
回転する度毎のパーシステンスラジアンの数を含
む信号N₁及びパーシステンスラジアンを生成す
べきアンテナの回転数を含む信号N₂を供給する。
信号N₁とN₂がパーシステンスの持続時間、従つ
てデイスプレイ上の移動ターゲツトの尾の長さを
決定することは明らかである。制御ユニツト１５
はパーシステンスデータを示す信号Ａも供給す
る。パーシステンスデータは輝度低下処理の開始
時にレーダビデオデータの代りに論理ユニツト７
に供給する。制御ユニツト１５は「妥当性」信
号、すなわちパーシステンスラジアンを生成する
必要がないことを示す信号V₁，V₂＝０、０およ
びN₁またはN₂に基いてパーシステンスラジアン
を生成し得ることを示す信号V₁，V₂＝１，１を
発生する。制御ユニツト１５からの信号，Δ，
（xo，yo），（N₁，N₂），Ａおよび（V₁，V₂）は
この制御ユニツトに接続するコンピユータによつ
て間接的に決定することができる。

制御コードレジスタ１９はスイツチング手段１
７および遅延素子１８を介してパーシステンスデ
ータＡを受信する。

スイツチング手段１７は信号B^vによつて図示
の位置とは反対側にセツトされる。信号B^vは遅
延期間中レーダ走査を行なえるようにパルスB^に
対して遅延させた方位パルスである。本例ではビ
デオデータまたはパーシステンスデータを制御コ
ードレジスタ１９に記憶させるビツトをCD_0-2に
て示してある。制御コードレジスタ１９に書込む
べきビツトCD_3-5は制御コード回路３２から取出
す。この回路２１は２個の制御回路２２および２
３を具えている。制御回路２２は信号（N₁，
N₂）および（V₁，V₂）を受信した後にビツト
CD_3,4を決定する。本例ではこれらのビツトCD_3,4
を、制御コードレジスタ１９のデータがレーダ走
査に関することのみを処理すべきものである場合
にはCD_3,4＝１、１とし、また斯る制御コードレ
ジスタのデータが同じメモリアドレスを伴なうレ
ーダ走査とパーシステンスラジアンの生成との組
合わせ処理に関するもである場合には、CD_3,4＝
０、１とし、さらにこれらのデータがパーシステ
ンスラジアンの生成処理のみに関するものである
場合にはCD_3,4＝１、０とする。制御回路２３は
順次生成される各パーシステンスラジアンに対し
てCD₅の値を交互に０、１、０、１…とするビツ
トCD₅を決定し、このビツト数は信号N₁，N₂と
信号Lrefによつて決定する。ビツトCD₅は、同じ
ｘ，ｙセルが２度の連続レーダ走査、従つて２つ
の順次のパーシステンスラジアンによつてアドレ
スされる場合に、このセルの輝度レベルが２度低
減されないようにするためのものである。この点
について以下さらに詳述する。

第２図は多数のレーダ走査を示したものであ
り、この場合レーダ走査の原点近くにおける部分
に対してはカルテシアン座標で表わされる順次の
走査点のアドレスを等しくすることができる。例
えば、ｘ＝（ｎ−１）ΔRcos₁＝（ｎ−１）
ΔRcos₂＝（ｎ−１）ΔRcos₃および ｙ＝（ｎ−１）ΔRsin₁＝（ｎ−１）ΔRsin₂＝
（ｎ−１）ΔRsin₃とすることができる。この同
等化によつて生ずる誤りは、何等かの手段を構じ
ないと、原点近くにおけるレーダ走査の部分に対
応するメモリセルの輝度データ、従つてパーシス
テンスラジアンの輝度データが順次の走査毎に、
または順次の走査後にN₁またはN₂によつて課せ
られる変化以上に変化してしまうのに対し、原点
から或る距離の所におけるレーダ走査の部分に対
応するセルの輝度データはN₁またはN₂だけによ
つて決まる周波数で変化することになると云うこ
とにある。このような誤りをなくすために、メモ
リ１の各セルには「管理」ビツトを取つておく。
この管理ビツトは、レーダ走査と組合わせたり、
しなかつたりするパーシステンスラジアンを記述
するメモリセルが既にアドレスされたことを示
す。メモリセルがレーダ走査またはパーシステン
ス走査のいずれかによりアドレスされる度毎に、
メモリセルにおける管理ビツトを制御回路２３か
らのビツトCD₅と比較する。ビツトCD₅はパルス
繰返し時間内に生成されるパーシステンスラジア
ンに対して０、１、０、１…の値を交互にするも
のとする。なお、各順次の走査は新規の方位値
に対応し、CD₅は同じシーケンスをとるも、レー
ダの完全な１回転（＋360゜）後にはCD₅は反対
の値となる。管理ビツトとビツトCD₅とが等しく
ない場合には、セルの輝度データを変化させて、
管理ビツトをビツトCD₅に等しくする。つぎの走
査時、またはその走査後には同じパーシステンス
ラジアンを同じビツトCD₅で再び成成させる。そ
こで、同じメモリセルが以前の走査時、またはそ
の走査後にカバーされる場合、これらの各セルに
対して管理ビツトおよびビツトCD₅が既に等しく
なつており、メモリの輝度データは、最終走査に
て供給されるビデオ信号の輝度レベルが以前の走
査にて供給されたビデオ信号（この信号の輝度デ
ータはメモリに既に記憶されている）の輝度レベ
ルよりも大きくならない限り何等変化しなくな
る。

第３Ａ図はレーダ走査SWとパーシステンスラ
ジアンA₁、A₂およびA₃を示したものである。パ
ーシステンスラジアンをレーダ走査の処理と同時
に生成する場合にはN₁＝４とする。パーシステ
ンスラジアンを角度値ｋ・Δ＝１／２π（ｋ＝０、 １、２および３）にて表す。レーダ走査SWに対
して、ビツトCD₅＝１で、この走査SWによつて
カバーされるセルの管理ビツトが０に等しけれ
ば、輝度データが変更され、管理ビツトが１とな
る。アンテナの1/4回転に相当する周期後には特
定セルがパーシステンスラジアンA₁によつてカ
バーされ、このラジアンに対しては、CD₅＝０で
ある。ビツトCD₅と管理ビツトとが再び等しくな
り、輝度データが再び変更され、管理ビツトは再
び０になる。従つて、アンテナの1/2回転後にパ
ーシステンスラジアンA₂が生成し、このラジア
ンに対しCD₅＝１の場合には管理ビツトが１に戻
り；アンテナの3/4回転後にパーシステンスラジ
アンA₃が生成し、このラジアンに対しCD₅＝１
の場合には管理ビツトが再び０に戻り；アンテナ
が完全に１回転した後、つぎのレーダ走査による
パーシステンスラジアンが生成され、このラジア
ンに対してCD₅＝１の場合には管理ビツトは再び
１となるようにして以下順次繰返される。しか
し、このような処理では第３Ｂ図に示す状態にデ
ツトロツクを来たすことになる。パーシステンス
ラジアンがレーダ走査SWの処理と同時に生成さ
れ、その後にパーシステンスラジアンA₁および
A₂が生成される場合、N₁＝３となる。パーシス
テンスラジアンは角度値ｋ・Δ＝２／３kπにて生 成され、ここにｋ＝０、１および２である。レー
ダ走査SWに対して再びビツトCD₅＝１となり、
この走査によつてカバーされるセルの管理ビツト
が０である場合には、輝度データが変更され、管
理ビツトは１となる。アンテナの1/3回転後にパ
ーシステンスラジアンA₁が生成し、このラジア
ンに対してCD₅＝０の場合には管理ビツトは１と
なる。また、アンテナの2/3回転後にパーシステ
ンスラジアンA₃が生成し、このラジアンに対し
てCD₅＝１の場合には管理ビツトは１となる。し
かしアンテナが完全に１回転した後、つぎのレー
ダ走査によるパーシステンスラジアンが生成さ
れ、このラジアンに対してCD₅＝１の場合には管
理ビツトも１となる。ビツトCD₅は既に管理ビツ
トに等しく、従つて輝度データは変更されなくな
る。このような不所望な状態はパルス繰返し時間
内に奇数回パーシステンスラジアンを生成する必
要のある各場合に、アンテナが回転する度毎にビ
ツトCD₅の値を変えることによつてなくすことが
できる。このようにするために、角度基準回路２
４を用いて加算回路１２から基準信号Lrefを取出
す。この信号Lrefによつてアンテナが回転する度
毎に制御回路２３にてビツトCD₅の値を変更させ
る。

第２図はレーダ走査の２つの連続する点が同じ
メモリセルをカバーし得ることも示している。例
えば、 ｘ＝nΔRcos₂＝（ｎ＋１）ΔRcos₂ ｙ＝nΔRsin₂＝（ｎ＋１）ΔRsin₂ である。この同等化によつて生ずる誤りは、何等
かの手段を構じないと、同じセルの輝度データが
順次のレンジクオント（レンジ増分）内で１度変
更されてしまうと云うことにある。このような誤
りをなくすために、比較器を組込んで、遅延素子
１８の遅延時間をレーダ信号がレンジ増分ΔRを
２度通過する時間に等しくする。比較器２５は多
少強いビデオ信号がレンジ増分ｎにあるか、レン
ジ増分ｎ＋１にあるかを決定する。弱いビデオ信
号を含むレンジ増分のビツトCD_0-5およびｘ、ｙ
アドレス情報をブロツクするも、最強のビデオ信
号を含むレンジ増分のビツトCD_0-5および（同
じ）ｘ、ｙアドレス情報は論理ユニツトおよびメ
モリ１へとそれぞれ送給する。バツフアレジスタ
２０は阻止回路２６からの制御信号によつて上記
送給を阻止することができる。アドレス条件回路
２７をアドレスレジスタ１４に接続して、この回
路２７にて２つの連続するレンジ増分のｘ、ｙア
ドレスを比較し、両アドレスが等しい場合には、
このような状態を示す信号を阻止回路２６に供給
し、この回路２６により比較器２５からの信号に
応じて上記制御信号を発生させる。

【図面の簡単な説明】

第１図は本発明によるデイジタル走査変換器の
一例を示すブロツク線図、第２図および第３Ａ，
３Ｂ図はデイジタル走査変換器の所定の特性を説
明するのに有効な線図である。 １……ランダム・アクセス・メモリ、２……ラ
スタ走査デイスプレイ、３……メモリデータ処理
回路、４……ライン、５……スイツチ、６……ラ
イン、７……論理ユニツト、９……ライン、１０
……アドレス変換回路、１１……方位カウンタ、
１２……加算器、１３……sin／cos生成器、１４
……アドレスレジスタ、１５……制御ユニツト、
１６……ビデオ処理ユニツト、１７……スイツチ
ング手段、１８……遅延素子、１９……制御コー
ドレジスタ、２０……バツフアレジスタ、２１…
…制御コード回路、２２，２３……制御回路、２
４……角度基準回路、２５……比較器、２６……
阻止回路、２７……アドレス条件回路。

Claims (1)

1. 【特許請求の範囲】 １ メモリの各セルがラスタ走査デイスプレイ２
   における前記各セルに対応する位置にレーダビデ
   オ信号を呈示させるための輝度データを含んでい
   るランダム・アクセス・メモリ１と：供給される
   ビデオ信号およびメモリに記憶済みの輝度データ
   に応答して、メモリに記憶済みのデータの上に書
   込む新規の輝度データを供給する論理ユニツト７
   と；新規の輝度データをメモリに記憶させるため
   に、レーダ走査パターンに基いて極座標にて確立
   されたアドレスをカルテシアン座標にて表わされ
   るアドレスに変換するアドレス変換回路１０と；
   輝度データを読出し、かつ対応するビデオ信号を
   ラスタ走査デイスプレイに呈示させるために前記
   メモリに接続する回路３とを具えているデイジタ
   ル走査変換器において、該デイジタル変換器が前
   記メモリに記憶済みの旧の輝度データを第１基準
   時間に新規の輝度データとしてのパーシステンス
   データと交換するデータ交換手段を具えており、
   連続するレーダ走査の間に前記ラスタ走査デイス
   プレイにおける輝度を低下させて、予じめ定めた
   パーシステンスを該ラスタ走査デイスプレイに出
   現させるために前記第１基準時間と、前記旧の輝
   度データを記憶させた時点を規定する以前の第２
   基準時間とを予じめ定めた時間間隔相違させ、前
   記データ交換手段が： 旧の輝度データに関連するレーダ走査に対応す
   る方位値に加えて、前記第１基準時間を決定する
   ために前記パーシステンスデータおよび方位基準
   値を供給する制御ユニツト１５と； ２度の連続するレーダ走査の間の時間間隔内に
   前記レーダビデオ信号の代りに前記制御ユニツト
   からのパーシステンスデータを記憶する制御コー
   ドレジスタ１９と； 前記レーダビデオ信号用の入力端子および前記
   制御ユニツトと前記制御コードレジスタとの間に
   接続され、２度の連続するレーダ走査の間に前記
   レーダビデオ信号の代りに前記パーシステンスデ
   ータを前記制御コードレジスタに送給するのに適
   したスイツチング手段１７と； 前記方位基準値にレーダ走査の方位値を加え
   て、前記パーシステンスデータに対応するメモリ
   セルのアドレスを発生させるために前記アドレス
   変換回路内に設ける加算器１２； とを備え、前記メモリの内容を前記制御コード
   レジスタに接続した前記論理ユニツトによつて、
   前記制御レジスタに記憶させたパーシステンスデ
   ータに適合させたことを特徴とするデイジタル走
   査変換器。 ２ 特許請求の範囲１記載のデイジタル走査変換
   器において、該変換器に前記パーシステンスデー
   タを処理する条件を含む信号を前記制御ユニツト
   から受信すると共に、前記データを処理する周波
   数を一定にする制御コード回路２１を設け、該制
   御コード回路によつてつぎの信号、すなわち レーダ走査だけを前記デイスプレイに表示させ
   る必要のあることを示す信号； レーダ走査と一緒にパーシステンスデータを同
   時に処理する必要があることを示す信号； パーシステンスデータのみを処理する必要のあ
   ることを示す信号； の内の１つの信号を発生させて、該信号を前記
   制御コードレジスタに供給するようにしたことを
   特徴とするデイジタル走査変換器。 ３ 特許請求の範囲２記載のデイジタル走査変換
   器において、該変換器に前記スイツチング手段を
   経て前記制御コードレジスタに送給されるデータ
   を遅延させる遅延素子１８と；該遅延素子の入力
   端子と出力端子との間に接続され、２つの連続す
   るレンジ増分内にて前記データに最大値をとらせ
   る比較器２５と；該比較器とアドレス条件回路２
   ７との双方に接続される阻止回路２６とを設け、
   カルテシアン座標で前記アドレス変換回路によつ
   て供給されるメモリアドレスに応答させて前記ア
   ドレス条件回路によつて、カルテシアン座標にて
   表わされる同じメモリアドレスが極座標にて表わ
   される２度の連続するレンジ増分のアドレスに属
   するようにして、前記阻止回路が前記最大値を含
   む制御コードレジスタの内容のみを論理ユニツト
   に通す信号を供給するようにしたことを特徴とす
   るデイジタル走査変換器。 ４ 特許請求の範囲２または３記載のデイジタル
   走査変換器において、前記制御コード回路に制御
   回路２２を設け、該制御回路の出力信号の値を、
   パルス繰返し時間内に新規のパーシステンスデー
   タを処理する度毎に変化させ、該出力信号を前記
   制御コードレジスタに記憶させ、前記論理ユニツ
   トには制御回路からの信号と、各メモリセルに加
   えられ、これらの各メモリセルに記憶されている
   輝度データが受信したパーシステンスデータに適
   合されたか否かを示す管理ビツトとを比較する比
   較器を設け、該比較器によつて管理ビツトの値を
   前記各適合状態に応じて変化させるようにしたこ
   とを特徴とするデイジタル走査変換器。 ５ 特許請求の範囲４記載のデイジタル走査変換
   器において、該変換器に角度基準回路２４を設
   け、該回路を前記アドレス変換回路に接続して、
   該角度基準回路によりアドレス変換回路の一部を
   成す角度レジスタが所定値に達する度毎に制御回
   路に信号を供給せしめて、パルス繰返し時間内に
   パーシステンスデータの処理が奇数回生ずる場合
   に前記信号によつて制御回路の出力信号をアンテ
   ナが回転する度に反転させるようにしたことを特
   徴とするデイジタル走査変換器。