JPH0136126B2 - - Google Patents
Info
- Publication number
- JPH0136126B2 JPH0136126B2 JP56185733A JP18573381A JPH0136126B2 JP H0136126 B2 JPH0136126 B2 JP H0136126B2 JP 56185733 A JP56185733 A JP 56185733A JP 18573381 A JP18573381 A JP 18573381A JP H0136126 B2 JPH0136126 B2 JP H0136126B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- input
- processing
- program
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、入出力制御方式に係り、特に複数の
入出力装置を単一のマイクロプロセツサにより制
御する入出力制御方式に関するものである。
入出力装置を単一のマイクロプロセツサにより制
御する入出力制御方式に関するものである。
(2) 従来技術と問題点
従来の入出力制御方式においては、各入出力装
置のデータ転送の優先順位に基づいて割当てられ
た割込みレベルで、入出力装置の起動処理やデー
タ転送処理、終結処理、非同期割込み処理を実行
していた。この種の従来の入出力制御方式におい
ては、上位のプログラムへの終結報告や非同期割
込み報告のための終結処理、非同期割込み処理が
各入出力装置毎に必要となり、また、制御が複雑
となる欠点があつた。さらに、高優先順位の入出
力装置の終結処理中は低優先順位の入出力装置の
データ転送が実行できないため、オーバランが発
生する可能性が大きいという欠点があつた。
置のデータ転送の優先順位に基づいて割当てられ
た割込みレベルで、入出力装置の起動処理やデー
タ転送処理、終結処理、非同期割込み処理を実行
していた。この種の従来の入出力制御方式におい
ては、上位のプログラムへの終結報告や非同期割
込み報告のための終結処理、非同期割込み処理が
各入出力装置毎に必要となり、また、制御が複雑
となる欠点があつた。さらに、高優先順位の入出
力装置の終結処理中は低優先順位の入出力装置の
データ転送が実行できないため、オーバランが発
生する可能性が大きいという欠点があつた。
(3) 発明の目的
本発明は、上記の欠点を除去するものであつ
て、特定の割込みレベルを各入出力装置共通の終
結処理や非同期処理用として使用し、その割込み
レベルへの割込み要因として他の割込レベルのプ
ログラムにより制御可能なフリツプ・フロツプを
設けることにより、プログラム制御の単純化およ
びプログラム容量の減少を実現できると共に、オ
ーバランの発生を防止できるようにした入出力制
御方式を提供することを目的としている。
て、特定の割込みレベルを各入出力装置共通の終
結処理や非同期処理用として使用し、その割込み
レベルへの割込み要因として他の割込レベルのプ
ログラムにより制御可能なフリツプ・フロツプを
設けることにより、プログラム制御の単純化およ
びプログラム容量の減少を実現できると共に、オ
ーバランの発生を防止できるようにした入出力制
御方式を提供することを目的としている。
(4) 発明の構成
そしてそのため、本発明の入出力制御方式は、
複数の割込みレベルを具備したマイクロプロセツ
サを有するデータ処理システムにおいて、特定の
割込みレベルの割込み要求信号を生成するフリツ
プ・フロツプを設け、当該フリツプ・フロツプを
他の割込みレベルの入出力割込み処理プログラム
により制御できるようにしたことを特徴とするも
のである。
複数の割込みレベルを具備したマイクロプロセツ
サを有するデータ処理システムにおいて、特定の
割込みレベルの割込み要求信号を生成するフリツ
プ・フロツプを設け、当該フリツプ・フロツプを
他の割込みレベルの入出力割込み処理プログラム
により制御できるようにしたことを特徴とするも
のである。
(5) 発明の実施例
以下、本発明を図面を参照しつつ説明する。
第１図は本発明の１実施例のハードウエア構成
を示す図、第２図イ，ロは本発明の１実施例のソ
フトウエア構成の１例を示す図、第３図は従来の
入出力処理を示すタイムチヤート、第４図は本発
明による入出力処理を示すタイムチヤート、第５
図は本発明の第２実施例のハードウエア構成を示
す図、第６図は本発明の第２実施例のソフトウエ
ア構成を示す図である。
を示す図、第２図イ，ロは本発明の１実施例のソ
フトウエア構成の１例を示す図、第３図は従来の
入出力処理を示すタイムチヤート、第４図は本発
明による入出力処理を示すタイムチヤート、第５
図は本発明の第２実施例のハードウエア構成を示
す図、第６図は本発明の第２実施例のソフトウエ
ア構成を示す図である。
第１図において、１はマイクロプロセツサ、２
はメモリ空間、３はIO空間、４はフロツピイ・
デイスク装置、５はデイスプレイ装置、６はプリ
ンタ装置、７はインタフエース領域、８はFPD
（フロツピイ・デイスク）制御プログラム、９は
デイスプレイ制御プログラム、１０はプリンタ制
御プログラム、１１は終結処理プログラム、１２
は各種プログラム、１３はFPD制御レジスタ群、
１４はデイスプレイ制御レジスタ、１５はプリン
タ制御レジスタ、１６はフリツプ・フロツプ、１
７はFPD終結フラグ領域、１８はデイスプレイ
終結フラグ領域、１９はプリンタ終結フラグ領
域、T1ないしTiは割込み要求信号線をそれぞれ
示している。
はメモリ空間、３はIO空間、４はフロツピイ・
デイスク装置、５はデイスプレイ装置、６はプリ
ンタ装置、７はインタフエース領域、８はFPD
（フロツピイ・デイスク）制御プログラム、９は
デイスプレイ制御プログラム、１０はプリンタ制
御プログラム、１１は終結処理プログラム、１２
は各種プログラム、１３はFPD制御レジスタ群、
１４はデイスプレイ制御レジスタ、１５はプリン
タ制御レジスタ、１６はフリツプ・フロツプ、１
７はFPD終結フラグ領域、１８はデイスプレイ
終結フラグ領域、１９はプリンタ終結フラグ領
域、T1ないしTiは割込み要求信号線をそれぞれ
示している。
マイクロプロセツサ１は複数の割込みレベルを
有している。メモリ空間２には、インタフエース
領域７、FPD制御プログラム８、デイスプレイ
制御プログラム９、プリンタ制御プログラム１
０、終結処理プログラム１１およびその他の各種
プログラム１２が配置されている。IO空間１３
には、FPD制御レジスタ群１３、デイスプレイ
制御レジスタ１４、プリンタ制御レジスタ群１５
およびプログラムによつて制御可能なフリツプ・
フロツプ１６が収容されている。FPD制御レジ
スタ群１３、デイスプレイ制御レジスタ群１４お
よびプリンタ制御レジスタ群１５の各レジスタ、
並びにフリツプ・フロツプにはアドレスが付され
ており、マイクロプロセツサ１はこれらの各種レ
ジスタ１３およびフリツプ・フロツプをアクセス
することが出来る。FPD制御レジスタ群１３は
フロツプイ・デイスク装置４を制御するためのも
のであり、デイスプレイ制御レジスタ群１４はデ
イスプレイ装置１５を制御するためのものであ
り、プリンタ制御レジスタ群１５はプリンタ装置
６を制御するためのものである。マイクロプロセ
ツサ１と複数の割込み要求フリツプ・フロツプ
（図示せず）のそれぞれの間には割込み要求信号
線T2ないしTiが設けられている。また、フリツ
プ・フロツプ１６とマイクロプロセツサ１との間
にも割込み要求信号線T1が設けられており、フ
リツプ・フロツプ１６がセツトされると、信号線
T1上の割込み要求信号が論理「１」となる。
有している。メモリ空間２には、インタフエース
領域７、FPD制御プログラム８、デイスプレイ
制御プログラム９、プリンタ制御プログラム１
０、終結処理プログラム１１およびその他の各種
プログラム１２が配置されている。IO空間１３
には、FPD制御レジスタ群１３、デイスプレイ
制御レジスタ１４、プリンタ制御レジスタ群１５
およびプログラムによつて制御可能なフリツプ・
フロツプ１６が収容されている。FPD制御レジ
スタ群１３、デイスプレイ制御レジスタ群１４お
よびプリンタ制御レジスタ群１５の各レジスタ、
並びにフリツプ・フロツプにはアドレスが付され
ており、マイクロプロセツサ１はこれらの各種レ
ジスタ１３およびフリツプ・フロツプをアクセス
することが出来る。FPD制御レジスタ群１３は
フロツプイ・デイスク装置４を制御するためのも
のであり、デイスプレイ制御レジスタ群１４はデ
イスプレイ装置１５を制御するためのものであ
り、プリンタ制御レジスタ群１５はプリンタ装置
６を制御するためのものである。マイクロプロセ
ツサ１と複数の割込み要求フリツプ・フロツプ
（図示せず）のそれぞれの間には割込み要求信号
線T2ないしTiが設けられている。また、フリツ
プ・フロツプ１６とマイクロプロセツサ１との間
にも割込み要求信号線T1が設けられており、フ
リツプ・フロツプ１６がセツトされると、信号線
T1上の割込み要求信号が論理「１」となる。
マイクロプロセツサ１は、上記したように複数
の割込みレベルを有している。非割込みレベルは
通常のプログラムの実行レベルである。最下位の
割込みレベルは、各入出力装置の終結処理や非周
期割込み処理のために割当てられる。その他の割
込みレベルは、各入出力装置のデータ転送の優先
順位に基づいて割当てられている。また、最下位
レベルの割込みに対する割込み要因としてフリツ
プ・フロツプ１６が設けられている。このフリツ
プ・フロツプ１６は、他の割込みレベルの割込み
処理プログラムによつてセツト可能である。
の割込みレベルを有している。非割込みレベルは
通常のプログラムの実行レベルである。最下位の
割込みレベルは、各入出力装置の終結処理や非周
期割込み処理のために割当てられる。その他の割
込みレベルは、各入出力装置のデータ転送の優先
順位に基づいて割当てられている。また、最下位
レベルの割込みに対する割込み要因としてフリツ
プ・フロツプ１６が設けられている。このフリツ
プ・フロツプ１６は、他の割込みレベルの割込み
処理プログラムによつてセツト可能である。
第２図イ，ロは本発明の１実施例のソフトウエ
ア構成の１例を示すものである。通常のプログラ
ム中のプリント指令がフエツチされると、プリン
ト制御プログラムの実行が開始される。プリント
制御プログラムは下記のような処理を行う。
ア構成の１例を示すものである。通常のプログラ
ム中のプリント指令がフエツチされると、プリン
ト制御プログラムの実行が開始される。プリント
制御プログラムは下記のような処理を行う。
プリンタ動作可能であるか、否かを調べる。
可能であればの処理を行い、不可能であれば
の処理を行う。
可能であればの処理を行い、不可能であれば
の処理を行う。
プリント指定をプリンタ装置６に指示し、通
常のプログラムにリターンする。
常のプログラムにリターンする。
プリンタ装置６から割込み要求が送られて来る
と、マイクロプロセツサ１はこの割込み要求を受
付け得るか否かを調べ、受付け得る場合はプリン
タ制御プログラムの中の割込み処理ルーチンを実
行する。この割込み処理ルーチンによつて下記の
ような処理が行われる。
と、マイクロプロセツサ１はこの割込み要求を受
付け得るか否かを調べ、受付け得る場合はプリン
タ制御プログラムの中の割込み処理ルーチンを実
行する。この割込み処理ルーチンによつて下記の
ような処理が行われる。
プリント終了か否かを調べる。Yesであれば
の処理を行い、Noであればの処理を行う。
の処理を行い、Noであればの処理を行う。
最終データか否かを調べる。Yesであれば
の処理を行い、Noであればの処理を行う。
の処理を行い、Noであればの処理を行う。
プリント・データをプリンタ装置６へ転送
し、しかる後に通常のプログラムにリターンす
る。
し、しかる後に通常のプログラムにリターンす
る。
最終プリント・データをプリンタ装置６へ転
送する。
送する。
プリンタ開始を指令し、通常のプログラムに
リターンする。
リターンする。
終了状態をメモリに格納する。
プリンタ終結フラグ領域１９の終結フラグを
ONとする。
ONとする。
割込み要求信号T1の要因となるフリツプ・
フロツプ１６をセツトし、通常のプログラムに
リターンする。なお、割込み要求信号T1とは、
割込み要求信号線T1上の信号を意味している。
フロツプ１６をセツトし、通常のプログラムに
リターンする。なお、割込み要求信号T1とは、
割込み要求信号線T1上の信号を意味している。
マイクロプロセツサ１は、割込み要求信号T1
が論理「１」となつたことを検出すると、これよ
り割込みレベルの高い割込み要求が存在するか否
かを調べ、存在しない場合には、終結処理プログ
ラムを実行する。終結処理プログラムの実行によ
つて下記のような処理が行われる。
が論理「１」となつたことを検出すると、これよ
り割込みレベルの高い割込み要求が存在するか否
かを調べ、存在しない場合には、終結処理プログ
ラムを実行する。終結処理プログラムの実行によ
つて下記のような処理が行われる。
割込み要求信号T1の要因となるフリツプ・
フロツプ１６をOFFにする。
フロツプ１６をOFFにする。
デバイス（入出力装置）毎の終了フラグが
ONか否かを調べる。Yesであればの処理を
行い、Noであればエラー報告を行う。
ONか否かを調べる。Yesであればの処理を
行い、Noであればエラー報告を行う。
該当デバイスの終了フラグをOFFにする。
該当デパイスの動作終了待ちのために待ちと
なつているプログラムを動作させるための準備
を行う。
なつているプログラムを動作させるための準備
を行う。
他のデバイスの終了フラグがONであるか、
否かを調べる。Yesであればの処理を行い、
Noであれば通常のプラグラムにリターンする。
否かを調べる。Yesであればの処理を行い、
Noであれば通常のプラグラムにリターンする。
割込み要求信号T1の要因となるフリツプ・
フロツプ１６をONにする。
フロツプ１６をONにする。
第３図は従来の入出力処理を示すタイムチヤー
トである。入出力処理は、起動処理、データ転送
および終結処理の順次で行われる。割込みレベル
ｎの入出力装置に対する起動処理を実行している
ときに、割込みレベルｍからデータ転送の割込み
要求が送られて来ると、割込みレベルｎの入出力
装置に対する起動処理は中断され、割込みレベル
ｍの入出力装置に対するデータ転送が行われる。
割込みレベルｍの入出力装置に対する終結処理を
実行中に割込みレベルｎの入出力装置からデータ
転送のための割込み要求が送られて来た場合に
は、この割込み要求は直ちに受付けられず、この
割込み要求は割込みレベルｍの終結処理が終了す
るまで待たされる。
トである。入出力処理は、起動処理、データ転送
および終結処理の順次で行われる。割込みレベル
ｎの入出力装置に対する起動処理を実行している
ときに、割込みレベルｍからデータ転送の割込み
要求が送られて来ると、割込みレベルｎの入出力
装置に対する起動処理は中断され、割込みレベル
ｍの入出力装置に対するデータ転送が行われる。
割込みレベルｍの入出力装置に対する終結処理を
実行中に割込みレベルｎの入出力装置からデータ
転送のための割込み要求が送られて来た場合に
は、この割込み要求は直ちに受付けられず、この
割込み要求は割込みレベルｍの終結処理が終了す
るまで待たされる。
第４図は本発明による入出力処理を示すタイム
チヤートである。本発明によれば終結処理の一部
を最下位の割込みレベルで実行している。このた
め最下位割込みレベルの終結処理の実行中にデー
タ転送の割込み要求があつた場合、又は最下位割
込みレベルの割込み要求とデータ転送の割込み要
求が競合した場合には、直ちにデータ転送の割込
み要求が受付けられ、データ転送が開始される。
チヤートである。本発明によれば終結処理の一部
を最下位の割込みレベルで実行している。このた
め最下位割込みレベルの終結処理の実行中にデー
タ転送の割込み要求があつた場合、又は最下位割
込みレベルの割込み要求とデータ転送の割込み要
求が競合した場合には、直ちにデータ転送の割込
み要求が受付けられ、データ転送が開始される。
第５図は本発明の第２実施例のハードウエア構
成を示す図であり、第６図は本発明の第２実施例
のソフトウエア構成を示す図である。第５図にお
いて、２１はマイクロプロセツサ、２２はメモリ
空間、２３はIO空間、２４はデイスプレイ装置、
２５はキーボード、２６はインタフエース領域、
２７はデイスプレイ制御プログラム、２８はキー
ボード制御プログラム、２９は各種プログラム、
３０はデイスプレイ制御レジスタ、３１はキーボ
ード制御レジスタ群、３２はフリツプ・フロツ
プ、３３はOR回路、TmとTnは割込み要求信号
線、３４はDSP―KBインタフエース領域をそれ
ぞれ示している。なお、DSPはDisplayの略であ
り、KBはKeyboardの略である。
成を示す図であり、第６図は本発明の第２実施例
のソフトウエア構成を示す図である。第５図にお
いて、２１はマイクロプロセツサ、２２はメモリ
空間、２３はIO空間、２４はデイスプレイ装置、
２５はキーボード、２６はインタフエース領域、
２７はデイスプレイ制御プログラム、２８はキー
ボード制御プログラム、２９は各種プログラム、
３０はデイスプレイ制御レジスタ、３１はキーボ
ード制御レジスタ群、３２はフリツプ・フロツ
プ、３３はOR回路、TmとTnは割込み要求信号
線、３４はDSP―KBインタフエース領域をそれ
ぞれ示している。なお、DSPはDisplayの略であ
り、KBはKeyboardの略である。
第１実施例と同様に、マイクロプロセツサ２１
は複数の割込みレベルを有しており、メモリ空間
２２にはインタフエース領域２６、デイスプレイ
制御プログラム２７、キーボード制御プログラム
２８および各種プログラム２９などが配置されて
おり、IO空間２３にはデイスプレイ制御レジス
タ群３１およびキーボード制御レジスタ群などが
配置されている。デイスプレイ制御レジスタ群３
０はデイスプレイ装置２４を制御するためのもの
であり、キーボード制御レジスタ３１はキーボー
ド２５を制御するためのものである。デイスプレ
イ装置に起因する割込み要求信号は信号線Tn上
に送出される。OR回路３３の上側入力端子には
キーボード本来の割込み要因（例えばキー入力に
よる割込み要求信号）が入力され、OR回路３２
の下側入力端子にはフリツプ・フロツプ３２の内
容が入力される。OR回路３３の出力は割込み要
求信号線Tm上に送出される。デイスプレイ装置
２４とキーボード２５との関係は非常に複雑であ
る。例えば、プログラムによりデイスプレイ画面
に仮名フイールドを設定しカーソルを仮名フイー
ルドへ位置付けると、キーボード２５を仮名モー
ドに設定する必要がある。仮名モードになつて、
オペレータが英字・仮名キーを押下すると、仮名
文字が自動的に入力される。即ち、シフト・キー
の操作を省略することが出来る。
は複数の割込みレベルを有しており、メモリ空間
２２にはインタフエース領域２６、デイスプレイ
制御プログラム２７、キーボード制御プログラム
２８および各種プログラム２９などが配置されて
おり、IO空間２３にはデイスプレイ制御レジス
タ群３１およびキーボード制御レジスタ群などが
配置されている。デイスプレイ制御レジスタ群３
０はデイスプレイ装置２４を制御するためのもの
であり、キーボード制御レジスタ３１はキーボー
ド２５を制御するためのものである。デイスプレ
イ装置に起因する割込み要求信号は信号線Tn上
に送出される。OR回路３３の上側入力端子には
キーボード本来の割込み要因（例えばキー入力に
よる割込み要求信号）が入力され、OR回路３２
の下側入力端子にはフリツプ・フロツプ３２の内
容が入力される。OR回路３３の出力は割込み要
求信号線Tm上に送出される。デイスプレイ装置
２４とキーボード２５との関係は非常に複雑であ
る。例えば、プログラムによりデイスプレイ画面
に仮名フイールドを設定しカーソルを仮名フイー
ルドへ位置付けると、キーボード２５を仮名モー
ドに設定する必要がある。仮名モードになつて、
オペレータが英字・仮名キーを押下すると、仮名
文字が自動的に入力される。即ち、シフト・キー
の操作を省略することが出来る。
第６図は第２実施例のソフトウエア構成を示す
ものである。
ものである。
デイスプレイ制御プログラムが実行されると、
下記のような処理が行われる。
下記のような処理が行われる。
データをデイスプレイ画面上に表示する。
キーボードのモード設定が必要であるか、否
かを調べる。Yesであればの処理を行い、
Noであればエンドとする。なお、エンドはリ
ターンと同一意味をもつ。
かを調べる。Yesであればの処理を行い、
Noであればエンドとする。なお、エンドはリ
ターンと同一意味をもつ。
DSP―KBインタフエース領域にモード設定
指定を行う。
指定を行う。
キーボードの割込み要因となるフリツプ・フ
ロツプ３２をONとし、しかる後にエンドとす
る。
ロツプ３２をONとし、しかる後にエンドとす
る。
フリツプ・フロツプ３２がONとなると、割込
み要求信号線Tm上の割込み要求信号は論理
「１」となる。この割込み要求信号は割込みレベ
ルｍをもつものである。割込みレベルｍは割込み
レベルｎよりも優先順位が高い。マイクロプロセ
ツサ１は割込み要求信号Tmが論理「１」となる
と、これより高い割込み要求が存在しないことを
条件としてキーボード制御プログラムの中の割込
み処理ルーチンを実行する。この割込み処理ルー
チンによつて下記のような処理が行われる。
み要求信号線Tm上の割込み要求信号は論理
「１」となる。この割込み要求信号は割込みレベ
ルｍをもつものである。割込みレベルｍは割込み
レベルｎよりも優先順位が高い。マイクロプロセ
ツサ１は割込み要求信号Tmが論理「１」となる
と、これより高い割込み要求が存在しないことを
条件としてキーボード制御プログラムの中の割込
み処理ルーチンを実行する。この割込み処理ルー
チンによつて下記のような処理が行われる。
キー入力による割込みか、否か調べる。Yes
であればの処理を行い、Noであればの処
理を行う。
であればの処理を行い、Noであればの処
理を行う。
割込み要因のフリツプ・フロツプ３２を
OFFにする。
OFFにする。
DSP―KBインタフエース領域をリードす
る。
る。
DSP―KBインタフエース領域にモード設定
の指定があるか否か調べる。Yesの場合には
の処理を行い、Noであればの処理を行う。
の指定があるか否か調べる。Yesの場合には
の処理を行い、Noであればの処理を行う。
キーボードのモード設定以外の処理を行う。
DSP―KBインタフエース領域をクリアし、
エンドとする。
エンドとする。
キーボードのモード設定を行い、次にの処
理を行う。
理を行う。
キー入力処理を行い、しかる後にエンドとす
る。
る。
第２実施例によれば、割込みレベルｍのキーボ
ード制御プログラムのエントリが割込要求信号
Tmによる割込みに限られると共に、割込みレベ
ル間の複雑な制御が解消され、プログラムを単純
化する効果がある。
ード制御プログラムのエントリが割込要求信号
Tmによる割込みに限られると共に、割込みレベ
ル間の複雑な制御が解消され、プログラムを単純
化する効果がある。
(6) 発明の効果
以上の説明から明らかなように、本発明によれ
ば、割込みレベル間の複雑な制御が解消されるこ
と、並びに制御のエントリが限定されるのでプロ
グラム制御が単純化および共通化できること等の
効果が得られる。さらには、従来は高位の優先順
位のもとで実行されていた処理が低位の優先順位
のもとで処理することが出来るので、オーバラン
を防止することも出来る。
ば、割込みレベル間の複雑な制御が解消されるこ
と、並びに制御のエントリが限定されるのでプロ
グラム制御が単純化および共通化できること等の
効果が得られる。さらには、従来は高位の優先順
位のもとで実行されていた処理が低位の優先順位
のもとで処理することが出来るので、オーバラン
を防止することも出来る。
第１図は本発明の１実施例のハードウエア構成
を示す図、第２図イ，ロは本発明の１実施例のソ
フトウエア構成の１例を示す図、第３図は従来の
入出力処理を示すタイムチヤート、第４図は本発
明による入出力処理を示すタイムチヤート、第５
図は本発明の第２実施例のハードウエア構成を示
す図、第６図は本発明の第２実施例のソフトウエ
ア構成を示す図である。 １…マイクロプロセツサ、２…メモリ空間、３
…IO空間、４…フロツピイ・デイスク装置、５
…デイスプレイ装置、６…プリンタ装置、７…イ
ンタフエース領域、８…FPD（フロツピイ・デイ
スク）制御プログラム、９…デイスプレイ制御プ
ログラム、１０…プリンタ制御プログラム、１１
…終結処理プログラム、１２…各種プログラム、
１３…FPD制御レジスタ群、１４…デイスプレ
イ制御レジスタ、１５…プリンタ制御レジスタ、
１６…フリツプ・フロツプ、１７…FPD終結フ
ラグ領域、１８…デイスプレイ終結フラグ領域、
１９…プリンタ終結フラグ領域、T1ないしTi…
割込み要求信号線、２１…マイクロプロセツサ、
２２…メモリ空間、２３…IO空間、２４…デイ
スプレイ装置、２５…キーボード、２６…インタ
フエース領域、２７…デイスプレイ制御プログラ
ム、２８…キーボード制御プログラム、２９…各
種プログラム、３０…デイスプレイ制御レジス
タ、３１…キーボード制御レジスタ群、３２…フ
リツプ・フロツプ、３３…OR回路、TmとTn…
割込み要求信号線、３４…DSP―KBインタフエ
ース領域。
を示す図、第２図イ，ロは本発明の１実施例のソ
フトウエア構成の１例を示す図、第３図は従来の
入出力処理を示すタイムチヤート、第４図は本発
明による入出力処理を示すタイムチヤート、第５
図は本発明の第２実施例のハードウエア構成を示
す図、第６図は本発明の第２実施例のソフトウエ
ア構成を示す図である。 １…マイクロプロセツサ、２…メモリ空間、３
…IO空間、４…フロツピイ・デイスク装置、５
…デイスプレイ装置、６…プリンタ装置、７…イ
ンタフエース領域、８…FPD（フロツピイ・デイ
スク）制御プログラム、９…デイスプレイ制御プ
ログラム、１０…プリンタ制御プログラム、１１
…終結処理プログラム、１２…各種プログラム、
１３…FPD制御レジスタ群、１４…デイスプレ
イ制御レジスタ、１５…プリンタ制御レジスタ、
１６…フリツプ・フロツプ、１７…FPD終結フ
ラグ領域、１８…デイスプレイ終結フラグ領域、
１９…プリンタ終結フラグ領域、T1ないしTi…
割込み要求信号線、２１…マイクロプロセツサ、
２２…メモリ空間、２３…IO空間、２４…デイ
スプレイ装置、２５…キーボード、２６…インタ
フエース領域、２７…デイスプレイ制御プログラ
ム、２８…キーボード制御プログラム、２９…各
種プログラム、３０…デイスプレイ制御レジス
タ、３１…キーボード制御レジスタ群、３２…フ
リツプ・フロツプ、３３…OR回路、TmとTn…
割込み要求信号線、３４…DSP―KBインタフエ
ース領域。
Claims (1)
- １ 複数の割込みレベルを具備したマイクロプロ
セツサを有するデータ処理システムにおいて、特
定の割込みレベルの割込み要求信号を生成するフ
リツプ・フロツプを設け、当該フリツプ・フロツ
プを他の割込みレベルの入出力割込み処理プログ
ラムにより制御できるようにしたことを特徴とす
る入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573381A JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573381A JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886645A JPS5886645A (ja) | 1983-05-24 |
| JPH0136126B2 true JPH0136126B2 (ja) | 1989-07-28 |
Family
ID=16175903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18573381A Granted JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886645A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984820A (en) * | 1975-06-30 | 1976-10-05 | Honeywell Information Systems, Inc. | Apparatus for changing the interrupt level of a process executing in a data processing system |
| JPS533137A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Interruption control system |
| JPS56129931A (en) * | 1980-03-17 | 1981-10-12 | Fujitsu Ltd | Interruption controlling system |
-
1981
- 1981-11-18 JP JP18573381A patent/JPS5886645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5886645A (ja) | 1983-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972368A (en) | Intelligent serial I/O subsystem | |
| JPS646488B2 (ja) | ||
| JPS6048779B2 (ja) | モジユ−ル型デ−タ処理装置 | |
| GB1588929A (en) | Priority vectored interrupt using direct memory access | |
| US5905912A (en) | System for implementing peripheral device bus mastering in a computer using a list processor for asserting and receiving control signals external to the DMA controller | |
| JPH0136126B2 (ja) | ||
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| Feinroth et al. | Telecommunications using a front-end minicomputer | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPS6148741B2 (ja) | ||
| JP2872042B2 (ja) | 共有メモリアクセス方式 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH0374752A (ja) | ダイレクトメモリアクセス再開方式 | |
| JPS6252900B2 (ja) | ||
| JPS5850381B2 (ja) | ステツプコントロ−ル方式 | |
| JPS6335141B2 (ja) | ||
| JPH0317137B2 (ja) | ||
| JPS6350903B2 (ja) | ||
| JPH10326266A (ja) | マイクロコンピュータ | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH0424733B2 (ja) | ||
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPH01312655A (ja) | 入出力起動制御方式 | |
| JPS6163462A (ja) | プリンタにおける多重割込処理方法 |