JPS5886645A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPS5886645A JPS5886645A JP18573381A JP18573381A JPS5886645A JP S5886645 A JPS5886645 A JP S5886645A JP 18573381 A JP18573381 A JP 18573381A JP 18573381 A JP18573381 A JP 18573381A JP S5886645 A JPS5886645 A JP S5886645A
- Authority
- JP
- Japan
- Prior art keywords
- program
- interrupt
- input
- processing
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は、入出力制御方式に係り１％ｋｍ数の入出力装
置を単一のマイクロプロセッサによシ制御する入出力制
御方式に関するものである。
置を単一のマイクロプロセッサによシ制御する入出力制
御方式に関するものである。
（２） 従来技術と問題点
従来の入出力制御方式においては、各入出力装置のデー
タ転送の優先順位に基づいて割当てられ・た割込みレベ
ルで、入出力装置の起動処理やデータ転送処理、＃！結
処理、非同期割込み処理を笑行していた。この種の従来
の入出力制御方式においては、上位のプログラムへの終
結報告や非同期割込み報告のための終結処理、非同期割
込み処理が各入出力装置毎に必要となり、ｔａ、制御が
複雑となる欠点があった。さらに、高優先順位の入出力
装置の終結処理中は低優先順位の入出力装置のデータ転
送が実行で良ないため、オーバランが発生する可能性が
大きいという欠点かあった。
タ転送の優先順位に基づいて割当てられ・た割込みレベ
ルで、入出力装置の起動処理やデータ転送処理、＃！結
処理、非同期割込み処理を笑行していた。この種の従来
の入出力制御方式においては、上位のプログラムへの終
結報告や非同期割込み報告のための終結処理、非同期割
込み処理が各入出力装置毎に必要となり、ｔａ、制御が
複雑となる欠点があった。さらに、高優先順位の入出力
装置の終結処理中は低優先順位の入出力装置のデータ転
送が実行で良ないため、オーバランが発生する可能性が
大きいという欠点かあった。
（３）発明の目的
本発明は、上記の欠点を除去するものであって。
特定の割込みレベルを各入出力装置共通の終結処理や非
同期処理用として使用し、その割込みレベルへの割込み
袈因として他の割込レベルのプログラムによシ制御可能
なりリップ・フロップを設けることによシ、フログラム
制御の単純化およびフ″ログラム容量の減少を実現でき
ると共に、オーバランの発生を防止できるようにし″た
入出力制御方式を提供することを目的としている・ （４）発明の構成 そしてそのため１本発明の入出力制御方式は。
同期処理用として使用し、その割込みレベルへの割込み
袈因として他の割込レベルのプログラムによシ制御可能
なりリップ・フロップを設けることによシ、フログラム
制御の単純化およびフ″ログラム容量の減少を実現でき
ると共に、オーバランの発生を防止できるようにし″た
入出力制御方式を提供することを目的としている・ （４）発明の構成 そしてそのため１本発明の入出力制御方式は。
複数の割込与レベルを具備したマイクロプロセッサを有
するデータ処理システムにおいて、特定の割込みレベル
の割込み要求信号を生成するフＩＪツブ・フロップを設
け、当該フリップ・フロッグを他の割込みしづルのプロ
グラムにより制−御できるようにしたことを特徴とする
ものである。
するデータ処理システムにおいて、特定の割込みレベル
の割込み要求信号を生成するフＩＪツブ・フロップを設
け、当該フリップ・フロッグを他の割込みしづルのプロ
グラムにより制−御できるようにしたことを特徴とする
ものである。
（５）発明の実施例
以下１本発明を図面を参照しつつ説明する。
第１図は本発明の１実施例のノ・−ドウエア構成を示す
図、第２図（イ）、（ロ）は本５＃明の１実施例のソフ
トウェア構成の１例を示す図、第３図は従来の入出力処
理を示すタイムチャート、第４図は本発明による入出力
処理を示すタイムチャート、第５−図は本発明の第２実
施例の７・−ドウニア構ｇを示す図、第６図は本発明の
第２実施例のソフトウェア構成を示す図である。
図、第２図（イ）、（ロ）は本５＃明の１実施例のソフ
トウェア構成の１例を示す図、第３図は従来の入出力処
理を示すタイムチャート、第４図は本発明による入出力
処理を示すタイムチャート、第５−図は本発明の第２実
施例の７・−ドウニア構ｇを示す図、第６図は本発明の
第２実施例のソフトウェア構成を示す図である。
第１図において、１はマイクロプロセッサ、２はメモリ
空間、３はＩＯ窒間、４はフロッピィ・ディスク装置、
４はディスプレイ装置、６はプリンタ装置、７けインタ
フェース領域、８ｕＦＰＤ（フロッピィ・ディスク）制
御、プログラム、９けディスプレイ制御プログラム中ム
０け、プリンタ制御プログラム、１１け終結処理１プロ
グラム、１２は各種プＵグラム、Ｊ ３ＦｉＰＰＤ制御
レジスタ群。
空間、３はＩＯ窒間、４はフロッピィ・ディスク装置、
４はディスプレイ装置、６はプリンタ装置、７けインタ
フェース領域、８ｕＦＰＤ（フロッピィ・ディスク）制
御、プログラム、９けディスプレイ制御プログラム中ム
０け、プリンタ制御プログラム、１１け終結処理１プロ
グラム、１２は各種プＵグラム、Ｊ ３ＦｉＰＰＤ制御
レジスタ群。
１４はディスプレイ制御レジスタ、１５はプリンタ制御
レジスタ群 ｉｊＦＰＤ終結フラグ領域、１８はディスプレイ終結フ
ラグ領域、１９はプリンタ終結フラグ領域。
レジスタ群 ｉｊＦＰＤ終結フラグ領域、１８はディスプレイ終結フ
ラグ領域、１９はプリンタ終結フラグ領域。
尤ないしＴｉは割込み要求信号線をそれぞれ示している
。
。
マイクロプロセラ−Ｆ１は複数の割込みレベルを有して
いる・メモリ空間２には、インタフェース領域７．ＰＰ
Ｉ）制御プログラム８．ディスプレイ制御プログラム９
．プリンタ制御プログラム１０゜終結処理プログラム１
１およびその他の各種プログラム１２が配置されている
。ＩＯ空間１３には。
いる・メモリ空間２には、インタフェース領域７．ＰＰ
Ｉ）制御プログラム８．ディスプレイ制御プログラム９
．プリンタ制御プログラム１０゜終結処理プログラム１
１およびその他の各種プログラム１２が配置されている
。ＩＯ空間１３には。
ＦＰＤ制御レジしタ＃１３．ディスプレイ制御レジスタ
１４．プリンタ制御レジスタ群１５およびプログラムに
よって制御可能なフリップ・フロラ１１６が収容されて
いる。ＦＰＤ制御制御レジスタ群上ディスプレイ制御レ
ジスタ群１４お、よびプリンタ制御レジスタ群】５の各
レジスタ、４びにフリップ・フロップにはアドレスが付
されており。
１４．プリンタ制御レジスタ群１５およびプログラムに
よって制御可能なフリップ・フロラ１１６が収容されて
いる。ＦＰＤ制御制御レジスタ群上ディスプレイ制御レ
ジスタ群１４お、よびプリンタ制御レジスタ群】５の各
レジスタ、４びにフリップ・フロップにはアドレスが付
されており。
マイクロプロセッサ１はこれらの各種レジスタ】３およ
びフリップ・・フロップをアクセスすることが出来る。
びフリップ・・フロップをアクセスすることが出来る。
ＦＰＤ制御制御レジスタ群上３ロツブイ・ディスク装置
４を制御するためのものであり。
４を制御するためのものであり。
ディスプレイ制御レジスタ群１４はディスプレイ装置】
５を制御するためのものであり、プリンタｍｔ＋御ｔｚ
ジスタ群１５はプリンタ装置６を制御するｘめのもので
ある。マイクロプロセッサ１と複数の割込み要求フリッ
プ・フロップ（図示せず）のそれぞれの間には割込み要
求１号線為ないしＴｉか設けられている。また、フリッ
プ・フロップ１６とマイクロプロセッサ１との間にも割
込み要求１ｇ号線Ｔ１か設けられており、スリップ・フ
ロップ１６がセットされると、信号線Ｔ、上の割込み要
求信号が論理ｒｌＪとなる。
５を制御するためのものであり、プリンタｍｔ＋御ｔｚ
ジスタ群１５はプリンタ装置６を制御するｘめのもので
ある。マイクロプロセッサ１と複数の割込み要求フリッ
プ・フロップ（図示せず）のそれぞれの間には割込み要
求１号線為ないしＴｉか設けられている。また、フリッ
プ・フロップ１６とマイクロプロセッサ１との間にも割
込み要求１ｇ号線Ｔ１か設けられており、スリップ・フ
ロップ１６がセットされると、信号線Ｔ、上の割込み要
求信号が論理ｒｌＪとなる。
マイクロプロセッサｌは、上記したように複数の割込み
レベルを有している。非割１込みレベルは通常のプログ
ラムの実行レベルである。最下位の割込みレベルは、各
入出力′装置の終結処理や非周期割込み処理のために割
当てられる。その他の割込みレベルは、各人、出力装置
のデータ転送の優先順位に基づいて割当てられている。
レベルを有している。非割１込みレベルは通常のプログ
ラムの実行レベルである。最下位の割込みレベルは、各
入出力′装置の終結処理や非周期割込み処理のために割
当てられる。その他の割込みレベルは、各人、出力装置
のデータ転送の優先順位に基づいて割当てられている。
また、最下位レベルの割込み忙対する割込み要因として
フリップ・フロップ１６が設けられている。このクリッ
プ・フロップ１６は、他の割込みレベルの割込み処理プ
ログラムによってセット可能である。
フリップ・フロップ１６が設けられている。このクリッ
プ・フロップ１６は、他の割込みレベルの割込み処理プ
ログラムによってセット可能である。
第２図（イ）、（ａ）は本発明の１実施例のソフトウェ
ア構成の１例を示すものである１通常のプログラム中の
プリント指令がフェッチされると、プリント制御プログ
ラムの実行が開始される。プリント制御プログラムは下
記のような処理を行う。
ア構成の１例を示すものである１通常のプログラム中の
プリント指令がフェッチされると、プリント制御プログ
ラムの実行が開始される。プリント制御プログラムは下
記のような処理を行う。
■ プリンタ動作可能であるか、否かを調べる。
可能であれは■の処理を行い、不可能であれは■の処理
を行う。
を行う。
■ プリント指定をプリンタ装置６に指ボし。
通常のプログラムにリターンする。
７’ ｒｔンタ装置６から割込み要求が送られて来ると
。
。
マイクロプロセッサｌはこの割込み要求を受付は得るか
否かを調べ、受付は得る場合はプＩ）ンタ制御プログラ
ムの中の割込み処理ルーチンを実行する。この割込み処
理ルーチンによって下記のような処理が行われる。
否かを調べ、受付は得る場合はプＩ）ンタ制御プログラ
ムの中の割込み処理ルーチンを実行する。この割込み処
理ルーチンによって下記のような処理が行われる。
■ プリント終了か否かを調べる。Ｙｅｓであれは■の
処置を行い、Ｎｏであれは■の処理を行う。
処置を行い、Ｎｏであれは■の処理を行う。
■ 最終データか否η島を調べる＊Ｙｅｓであれは■の
も理を行い、Ｎｏであれは■の処理を行う。
も理を行い、Ｎｏであれは■の処理を行う。
■ プリント・データをプリンタ装置６へ転送し、しか
る後に通常のプログラムにリターンする。
る後に通常のプログラムにリターンする。
■ 最終プリント・データをプリンタ装ｆ６へ転送する
。
。
■ プリンタ開始を指令し１通常のプログラムにリター
ンする。
ンする。
■ 終了状態をメモ１７ Ｋ格納する。
■ プリンタ終結フラグ領域１９の終結フラグをＯＮと
する。
する。
０ 割込み要求信号りの要因となるフ１７ツブ・フロッ
プ１６をセットし１通常のプログラムにリターンする。
プ１６をセットし１通常のプログラムにリターンする。
なお１割込み要求信号ηとは。
割込み要求信号線Ｔ１上の信号を意味している。
マイクロプロセッサ１け１割込み要求信号りが論理「１
」となったことを検出すると、これより割込みレベルｄ
高い割込み要求が存在するか否かを調べ、存在しない場
合には、終結処理プログラムを実行する。終結処理プ日
グラムの実行によって下記のような処理か行われる。
」となったことを検出すると、これより割込みレベルｄ
高い割込み要求が存在するか否かを調べ、存在しない場
合には、終結処理プログラムを実行する。終結処理プ日
グラムの実行によって下記のような処理か行われる。
■ 割込み要求信号Ｔ１の要因となるスリップ・フロッ
プ】６を０ＦＦＶｃｔ６゜ ■ デバイス（入出力装置′）毎の終了”フラグをＯＮ
［すル１１ ＹｅｓテあれＦｉｏの処理を行い、Ｎ。
プ】６を０ＦＦＶｃｔ６゜ ■ デバイス（入出力装置′）毎の終了”フラグをＯＮ
［すル１１ ＹｅｓテあれＦｉｏの処理を行い、Ｎ。
であれにエラー報告を行う。
◎ 該当デバイスの終了フラグを０ＦＦ）（する。
Ｏ＃ｘ当タデバイス動作終了待ちの几めに侍ちとなりて
いるプログラムを一部させるための準備を行う。
いるプログラムを一部させるための準備を行う。
Ｏａｌｌ’）デバイスの終了フラグがＯＮであるか。
否かを調べる。Ｙｅｓであれば［相］の処理を行い。
心であれは通常のプログラムにリターンする。
０ 割込み要求信号りの要因となるフリップ・７０ツブ
１６をＯＮにする。
１６をＯＮにする。
第３図は従来の入出力処理を示すタイムチセードである
。入出力処理は、起動処理、データ転送および終結処理
の順次で行われる０割込みレベルｎの入出力装置に対す
る起動処理を実行しているときに１割込みレベルｍから
データ転送の割込み要求が送られて来ると１割込みレベ
ルｎの入出力装置に対する起動処理は中断され１割込み
レベルｍの入出力装置に対するデータ転送が行われる。
。入出力処理は、起動処理、データ転送および終結処理
の順次で行われる０割込みレベルｎの入出力装置に対す
る起動処理を実行しているときに１割込みレベルｍから
データ転送の割込み要求が送られて来ると１割込みレベ
ルｎの入出力装置に対する起動処理は中断され１割込み
レベルｍの入出力装置に対するデータ転送が行われる。
割込みレベルｍの入出力装置に対する終結処理をこの割
込み要求は直ちに受付けられず、この割込み要求は割込
みレベルｍの終結処理が終了するまで待几される。
込み要求は直ちに受付けられず、この割込み要求は割込
みレベルｍの終結処理が終了するまで待几される。
第４図は本発明による入出力処理を示すタイムチャート
である。本発明によれば終結処理の一部を最下位の割込
みレベルで実行している。このため最下位割込みレベル
の終結処理の実行中にデータ転送の割込み要求があった
場合、又は最下位割込みレベルの割込み要求とデータ転
送の割込み要求が競合した場合には、直ちにデータ転送
の割込み要求が受付けられ、データ転送が開始される。
である。本発明によれば終結処理の一部を最下位の割込
みレベルで実行している。このため最下位割込みレベル
の終結処理の実行中にデータ転送の割込み要求があった
場合、又は最下位割込みレベルの割込み要求とデータ転
送の割込み要求が競合した場合には、直ちにデータ転送
の割込み要求が受付けられ、データ転送が開始される。
第５図は本発明の第２実施例のハードウェア構成奮示す
図であ’）、 ｊｌ！６図は本発明の第２実施例のソフ
トウェア構成を示す図である。第５−にシいて、２１は
マイク、ログロセッサ、２２はメモリ空間、２３はＩＯ
空間、２４＃″ｔデイスプレイ装置、２５はキーボード
、２６はインタフェース領域、２７はディスプレイ制御
プログラム、２８はキーボード制御プログラム、２９ハ
各楕プログラム、３０はディスプレイ制御レジスタ、３
１線キ一ボード制御レジスタ群、３２紘フリツプ・フロ
ップ、３３はＯＲ回路ｓ ＴｍとＴｒｄｄ割込７：要ｉ
ｒ７．号融、３４はＤＳＰ−ＫＢイ：ｙタフエース領域
をそれぞれ示している。なお、１）ＳＰはＤｉｓｐｌａ
ｙの略であり、ＫＢはＫｅｙｂｏａｒｄの略である。
図であ’）、 ｊｌ！６図は本発明の第２実施例のソフ
トウェア構成を示す図である。第５−にシいて、２１は
マイク、ログロセッサ、２２はメモリ空間、２３はＩＯ
空間、２４＃″ｔデイスプレイ装置、２５はキーボード
、２６はインタフェース領域、２７はディスプレイ制御
プログラム、２８はキーボード制御プログラム、２９ハ
各楕プログラム、３０はディスプレイ制御レジスタ、３
１線キ一ボード制御レジスタ群、３２紘フリツプ・フロ
ップ、３３はＯＲ回路ｓ ＴｍとＴｒｄｄ割込７：要ｉ
ｒ７．号融、３４はＤＳＰ−ＫＢイ：ｙタフエース領域
をそれぞれ示している。なお、１）ＳＰはＤｉｓｐｌａ
ｙの略であり、ＫＢはＫｅｙｂｏａｒｄの略である。
第１実施例と同様に、マイクロプロセッサ２１は複数の
割込みレベルを有しており、メモリ空間２２にはインタ
フェース領域２６．ディスプレイ制御プログラム２７．
キーボード制御プログラム２８および各種プロンラム２
９などか配置されており、ＩＯ空間２３にはディスプレ
イ制御レジスタ群３】およびキーボード制御レジスタ群
などが配置されている。ディスプレイ制御レジスタ群３
０はディスプレイ装置２４を制御するためのものであり
、キーボード制御レジスタ３１は叡−ボード２５を制御
するためのものである。ディスプレイ装置に起因する割
込み要求信号′は信号線Ｔ ｎＪ： Ｋ送出される。Ｏ
Ｒ回路３３の上側入力端子にはキーボード本来の割込み
要因（例えはキー人力による割込み要求信号）が人力さ
れ、ＯＲ回路３２の下側入力端子ＫＦｉフリヴプ・フロ
ップ３２の内容カ入力される。ＯＲ（ロ）路３３の出力
は割込み胃求１６号線脂上に送出される。ディスプレイ
装［２４とキーボード２５との関係は非常に複雑である
。例えは、グログラムによりディスプレイ画面に仮名フ
ィールドを設定しカーソルを仮名フィールドへ位置付け
ると、キーボード２５を仮名モードに設定する必要があ
る。仮名モート°になって、オペレータが英字・仮名キ
ーを押下すると、仮名文字が自動的に入力される。即ち
、シフト・キーの操作を省略することが出来る。
割込みレベルを有しており、メモリ空間２２にはインタ
フェース領域２６．ディスプレイ制御プログラム２７．
キーボード制御プログラム２８および各種プロンラム２
９などか配置されており、ＩＯ空間２３にはディスプレ
イ制御レジスタ群３】およびキーボード制御レジスタ群
などが配置されている。ディスプレイ制御レジスタ群３
０はディスプレイ装置２４を制御するためのものであり
、キーボード制御レジスタ３１は叡−ボード２５を制御
するためのものである。ディスプレイ装置に起因する割
込み要求信号′は信号線Ｔ ｎＪ： Ｋ送出される。Ｏ
Ｒ回路３３の上側入力端子にはキーボード本来の割込み
要因（例えはキー人力による割込み要求信号）が人力さ
れ、ＯＲ回路３２の下側入力端子ＫＦｉフリヴプ・フロ
ップ３２の内容カ入力される。ＯＲ（ロ）路３３の出力
は割込み胃求１６号線脂上に送出される。ディスプレイ
装［２４とキーボード２５との関係は非常に複雑である
。例えは、グログラムによりディスプレイ画面に仮名フ
ィールドを設定しカーソルを仮名フィールドへ位置付け
ると、キーボード２５を仮名モードに設定する必要があ
る。仮名モート°になって、オペレータが英字・仮名キ
ーを押下すると、仮名文字が自動的に入力される。即ち
、シフト・キーの操作を省略することが出来る。
第６図／ｆｉ第２笑施例のン７トゥエア構成を示すもの
である。
である。
ディスプレイ制御プログラムが実行されると。
下記のような処理が行われる。
■ データをディスプレイ画面上に表示する。
■ キーボードのモード設定が必要であるか。
否かを調べる。Ｙｅｓであれは■の処理を行い。
Ｎｏであれにエンドとする。なお、エンドはリターンと
同一意味をもつ。
同一意味をもつ。
■ ＤＳＰ−ＫＢインタフェース領域にモード設定指定
を行う。
を行う。
■ キーボードの割込み要因となるフリップ・プロップ
３２をＯＮとし、しかるｆＫエンドとする。
３２をＯＮとし、しかるｆＫエンドとする。
７リツプ・フロップ３２がＯＮとなると１割込み要求信
号線−上の割込み要求信号は論理「１」となる。この割
込み要求信号は割込みレベルｍをもつものであ８る。割
込みレベルｍけ劃込みレベルｎよりも優先順位が高い。
号線−上の割込み要求信号は論理「１」となる。この割
込み要求信号は割込みレベルｍをもつものであ８る。割
込みレベルｍけ劃込みレベルｎよりも優先順位が高い。
マイクロプロセッサ１は割込み要求信号Ｔｍが論理「１
」となると、これより高い割込み要求が存在しないこと
を条件としてキーボード制御プログラムの中の割込み処
理ルーチンを実行する。この割込み処理ルーチンによっ
て下記のような処理か行われる。
」となると、これより高い割込み要求が存在しないこと
を条件としてキーボード制御プログラムの中の割込み処
理ルーチンを実行する。この割込み処理ルーチンによっ
て下記のような処理か行われる。
■ キー人力による割込みか、否か調べる。Ｙｅｓであ
れは＠の処理を行い、Ｎｏであれは■の処理を行う。
れは＠の処理を行い、Ｎｏであれは■の処理を行う。
■ 割込み要因のフリップ・フロップ３２をＯＦＦにす
る。
る。
■ ＤＳＰ−ＫＢインタフェース狽域をＩＪ−卜する・
■ ＤＳＰ−ＫＢインタフェース領域にモード設定の指
定があるか否か調べる。Ｙｅｓの場合にけ＠の処理を行
い、Ｎｏであれは■の処理を行う。
定があるか否か調べる。Ｙｅｓの場合にけ＠の処理を行
い、Ｎｏであれは■の処理を行う。
■ キーモードのモード設定以外の処理を行う。
＠ ＤＳＰ−ＫＢインタ→エース領域をクリアし。
エンドとする。
■ キーモードのモード設定を行い１次に０の処理を行
う。
う。
■ キー人力処理を行い、しかる後にエンドとする。
第２実施例によれは１割込みレベルｍのキーボード制御
プログラムへのエン） ＩＪが割込要求信号Ｔｍによる
割込みに限られると共に１割込みレベル間の複雑な制御
が解消され、プログラムを単純化する効果′がある。
プログラムへのエン） ＩＪが割込要求信号Ｔｍによる
割込みに限られると共に１割込みレベル間の複雑な制御
が解消され、プログラムを単純化する効果′がある。
（６） 発明の効果
以上の説明から明ら〃為なように１本発明によれは１割
込みレベル間の複雑な制御が解消されること、並びに制
御の工、ントリが限定されるのでプログラム制御が単純
化訃よび共通化できること等の効果が得られる。さらに
は、従来は高位の優先順位のもとで実行されていた処理
が低位の優先順位のもとで処理することが出来るので、
オーバランを防止することも出来る。
込みレベル間の複雑な制御が解消されること、並びに制
御の工、ントリが限定されるのでプログラム制御が単純
化訃よび共通化できること等の効果が得られる。さらに
は、従来は高位の優先順位のもとで実行されていた処理
が低位の優先順位のもとで処理することが出来るので、
オーバランを防止することも出来る。
第１図は本発明の１笑施例のハードウェア構成を示す図
、第２図（イ）、（ロ）は本発明の１笑施例のソフトウ
ェア構成の１例を示す図、第３図は従来の入出力処理を
示すタイムチャート、第４図は本発明による入出力処理
を示すタイムチャート、菓５図は本発明の第２実施例の
ハードウェア構成を示す図、第６図は本発明の第２笑施
例のソフトウェア構成を示す図である。 １・・・マイクロプロセッサ、２・・・メモリ空間。 ３・・・■０空間、４・・・フロッピィ・ディスク装置
。 ５・・・ディスプレイ装置、６・・・プリンタ装置、７
・・・インタフェース領域、８・・・ＦＰＤ（７０ツビ
イ・ディスク）制御プログラム、９・・・ディスプレイ
制御プログラム、１０・・・プリンタ制御プログラム。 １１・・・終結処理プログラム、１２・・・各種プログ
ラム、１３・・・Ｆ Ｐ Ｄ ＩＩＩ御レジしタ群、１
４・・・ディスプレイ制御レジスタ、１５・・・プリン
タ制御レジスタ％ １６・・・フリップ・フロ′ツブ、
１７・・・ＦＰＤｉ結フラタフラグ領域・・・ディスプ
レイ終結フラグ領域、１９・・・プ２ノンタ終結フラグ
領域、Ｔ、ないしＴｉ・・・割込み要求信号線％２１−
・・・マイクロプロセッサ、２２・・・メモリ空間、２
３・・・ＩＯ空間、２４・・・ディスプレイ装置、２５
・・・キーボード、２６・・・インタフェース領域、２
７・・・ディスプレイ制御プログラム、２８・・・キー
ボード制御プログラム、２９・・・各権プログラム、３
０・・・ディスプレイ制御レジスタ、３１・・・キーボ
ード制御レジスタ群、３２・・・スリップ争フロップ、
３３・・・ＯＲ回路、ＴｍとＴｎ・・・割込み要求信号
線、３４・・・ＤＳＰ−ＫＢインタフェース領域。 特許出願人 ユーザツク電子工業株式会社鵠人弁理士
京谷 四 部 外１名 ヤ１図
、第２図（イ）、（ロ）は本発明の１笑施例のソフトウ
ェア構成の１例を示す図、第３図は従来の入出力処理を
示すタイムチャート、第４図は本発明による入出力処理
を示すタイムチャート、菓５図は本発明の第２実施例の
ハードウェア構成を示す図、第６図は本発明の第２笑施
例のソフトウェア構成を示す図である。 １・・・マイクロプロセッサ、２・・・メモリ空間。 ３・・・■０空間、４・・・フロッピィ・ディスク装置
。 ５・・・ディスプレイ装置、６・・・プリンタ装置、７
・・・インタフェース領域、８・・・ＦＰＤ（７０ツビ
イ・ディスク）制御プログラム、９・・・ディスプレイ
制御プログラム、１０・・・プリンタ制御プログラム。 １１・・・終結処理プログラム、１２・・・各種プログ
ラム、１３・・・Ｆ Ｐ Ｄ ＩＩＩ御レジしタ群、１
４・・・ディスプレイ制御レジスタ、１５・・・プリン
タ制御レジスタ％ １６・・・フリップ・フロ′ツブ、
１７・・・ＦＰＤｉ結フラタフラグ領域・・・ディスプ
レイ終結フラグ領域、１９・・・プ２ノンタ終結フラグ
領域、Ｔ、ないしＴｉ・・・割込み要求信号線％２１−
・・・マイクロプロセッサ、２２・・・メモリ空間、２
３・・・ＩＯ空間、２４・・・ディスプレイ装置、２５
・・・キーボード、２６・・・インタフェース領域、２
７・・・ディスプレイ制御プログラム、２８・・・キー
ボード制御プログラム、２９・・・各権プログラム、３
０・・・ディスプレイ制御レジスタ、３１・・・キーボ
ード制御レジスタ群、３２・・・スリップ争フロップ、
３３・・・ＯＲ回路、ＴｍとＴｎ・・・割込み要求信号
線、３４・・・ＤＳＰ−ＫＢインタフェース領域。 特許出願人 ユーザツク電子工業株式会社鵠人弁理士
京谷 四 部 外１名 ヤ１図
Claims (1)
- 複数の割込みレベルを具備したマイクロプロセッサを有
するデータ処理システムにおいテ、特定の割込みレベル
の割込み要求信号を生成するフリップ・フロップを設け
、轟該７リツプ・フロップを他の割込みレベルの１０グ
ラムにより制御できるようｋしたことを特徴とする入出
力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573381A JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18573381A JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886645A true JPS5886645A (ja) | 1983-05-24 |
| JPH0136126B2 JPH0136126B2 (ja) | 1989-07-28 |
Family
ID=16175903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18573381A Granted JPS5886645A (ja) | 1981-11-18 | 1981-11-18 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886645A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526435A (en) * | 1975-06-30 | 1977-01-18 | Honeywell Inf Systems | Interruption processor |
| JPS533137A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Interruption control system |
| JPS56129931A (en) * | 1980-03-17 | 1981-10-12 | Fujitsu Ltd | Interruption controlling system |
-
1981
- 1981-11-18 JP JP18573381A patent/JPS5886645A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526435A (en) * | 1975-06-30 | 1977-01-18 | Honeywell Inf Systems | Interruption processor |
| JPS533137A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Interruption control system |
| JPS56129931A (en) * | 1980-03-17 | 1981-10-12 | Fujitsu Ltd | Interruption controlling system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136126B2 (ja) | 1989-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272819A (en) | Inter-subsystem direct transfer system | |
| GB1588929A (en) | Priority vectored interrupt using direct memory access | |
| JP3093293B2 (ja) | 情報処理装置の割り込み方式 | |
| EP0272821B1 (en) | Method and apparatus for computation stack recovery in a calculator | |
| US4972312A (en) | Multiprocess computer and method for operating same having context switching in response to a peripheral interrupt | |
| US5938745A (en) | Arbitrator for modem in a system without shared process space that passes a duplicate handle to a first listening application with matching identification string | |
| US4885714A (en) | Calculator having a user-accessible object stack for the uniform application of mathematical functions and logical operations to a multiplicity of object types | |
| JPH05508037A (ja) | 端末装置とユーザプログラムとの間のデータ通信を実現するための装置および方法 | |
| JPH03196225A (ja) | プログラマブル割込みコントローラ | |
| JPH07104830B2 (ja) | コンピュータ・システム及びコンピュータ・システムを作動させる方法 | |
| JPH0136126B2 (ja) | ||
| Feinroth et al. | Telecommunications using a front-end minicomputer | |
| KR940009104B1 (ko) | 시스템간의 데이타 전송방법 | |
| JPS6148741B2 (ja) | ||
| Soop | DOLL, the on-line measurement system for heavy-liquid bubble-chamber photographs | |
| JPS5924364A (ja) | プロセス同期回路 | |
| Raffi | Remote terminal communication with RSX-11M | |
| KR19990059515A (ko) | 운영체제 상에서의 콘솔 서버 방법 및 장치 | |
| JPS58112125A (ja) | チヤネル制御方式 | |
| JPS60186939A (ja) | タイマ機構 | |
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPH06230980A (ja) | 割込み回路 | |
| JPH0264886A (ja) | Ｉｃカード制御機能付き業務処理装置 | |
| JPH0559459B2 (ja) | ||
| Pickens | Surrogate RJS for UCLA-CCN |