JPH0136341Y2

JPH0136341Y2 -

Info

Publication number: JPH0136341Y2
Application number: JP8260883U
Authority: JP
Priority date: 1983-05-31
Filing date: 1983-05-31
Publication date: 1989-11-06
Also published as: JPS59189314U

Description

【考案の詳細な説明】この考案は、スイツチング式オーデイオアンプ
の電源投入および遮断時の出力ノイズを防止する
スイツチング式オーデイオアンプのミユーテイン
グ回路に関する。

オーデイオ用のアンプとして、オーデイオ信号
をアナログパルス変調器（以下単にパルス変調器
という）によつて一旦パルス信号に変換し、パル
ス信号の形で効率のよい増幅を行うようにしたス
イツチング式オーデイオアンプ（以下スイツチン
グアンプという）が知られている。ところで、こ
のスイツチングアンプにおいては、電源投入時お
よび電源遮断時に、パルス変調器の動作が不安定
になるためノイズが出力され、これにより、例え
ばスピーカから大きな出力ノイズが発生したり、
また、出力端に接続されている他の外部機器が悪
影響を受けたりする。そこで、このような事態を
防止するためスイツチングアンプにはミユーテン
グ回路が設けられる。

第１図は、従来のスイツチングアンプにおいて
よく用いられているミユーテング回路の概略構成
を示すブロツク図である。この図に示すように、
従来のミユーテイング回路はスイツチングアンプ
１の出力端とスピーカ２（あるいは他の外部機
器）との間にリレー接点３を介挿し、電源部４の
投入時点から数秒間後にリレー接点３をオンと
し、また、電源部４が遮断された時は直ちにリレ
ー接点３をオフとすることにより、出力ノイズの
発生を防止していた。

しかしながら、上述した従来のミユーテイング
回路においてはリレーを用いるため、以下述べる
欠点があつた。

リレー自体の価格が高くコストアツプにつな
がる。出力側電力を扱うためリレーが大形とな
り、実装スペースが大となり小形化が計れない。
リレーは機械的接点であるため信頼性が劣る。

この考案は、上述した事情に鑑みてなされたも
ので、その目的とするところは、スイツチングア
ンプにおいて確実なミユーテイング制御を実現す
るとともに、これをリレーを用いずに構成するこ
とができるようにし、もつてコストダウン、小形
化および信頼性の向上を計ることができるスイツ
チング式オーデイオアンプのミユーテイング回路
を提供するところにある。そして、この目的を達
成するためにこの考案によるミユーテイング回路
は増幅すべきアナログ信号をパルス信号に変換す
るパルス変調器の出力端と、終段スイツチング回
路を構成する正側および負側スイツチング素子を
各々オンオフ駆動する正側および負側ドライバの
各入力端との間に、各々第１のスイツチおよび第
２のスイツチを介挿し、電源投入時から所定時間
および電源遮断直後には、前記第１のスイツチお
び第２のスイツチにより、前記正側および負側ス
イツチング素子を双方ともオフとするように制御
したことを特徴としている。

以下、図面を参照してこの考案の実施例につい
て説明する。

第２図は、この考案の第１の実施例の構成を示
すブロツク図である。この図において、５は例え
ばパルス幅変調器等のパルス変調器であり、入力
端に供給されるオーデイオ信号e_aに対応するパル
ス信号e_p（例えば一定周波数でデユーテイー比が
オーデイオ信号e_aの振幅に対応する信号）を出力
する。このパルス変調器５の出力端はスイツチ
６，７（第１のスイツチ、第２のスイツチ）の各
一方の固定端子６ａ，７ａに各々接続されてお
り、同スイツチ６，７の各他方の固定端子６ｂ，
７ｂには各々“Ｈ”レベルの電圧V_Hおよび“Ｌ”
レベルの電圧V_Lが印加されるとともに同スイツ
チ６，７の各可動端子６ｃ，７ｃは各々正側ドラ
イバ１０の入力端および負側ドライバ１１の入力
端に接続されている。そしてこの正側ドライバ１
０はその入力端に印加される電圧が“Ｈ”レベル
の時出力端電位を＋Ｖにし、“Ｌ”レベルの時出
力端電位を０にするように構成されている。ま
た、負側ドライバ１１はその入力端に印加される
電圧が“Ｈ”レベルの時出力端電位を０にし、
“Ｌ”レベルの時出力端電位を−Ｖにするように
構成されている。１２は正側スイツチング素子１
２ａと負側スイツチング素子１２ｂとから構成さ
れる終段スイツチング回路であり、正側スイツチ
ング素子１２ａ、負側スイツチング素子１２ｂの
各制御端子に各々正側ドライバ１０および負側ド
ライバ１１の出力端子が接続されている。そし
て、正側スイツチング素子１２ａは制御端子電位
が＋Ｖの時オフ０の時オンとなり、負側スイツチ
ング素子１２ｂは制御端子電位が０の時オン、−
Ｖの時オフとなるように構成されている。また、
スイツチング素子１２ａの一端には正の電源電圧
＋Ｖが印加され、スイツチング素子１２ａの他端
とスイツチング素子１２ｂの一端とが共通接続さ
れてローパスフイルタ１３の入力端に接続される
とともに、スイツチング素子１２ｂの他端には負
の電源電圧−Ｖが印加されている。ローパスフイ
ルタ１３はスイツチング素子１２ａと１２ｂの共
通接続点ｐから出力されるパルス信号をアナログ
信号（前記オーデイオ信号e_aの増幅信号）に復調
してスピーカ２へ供給する。一方、１５は制御信
号S_Mをスイツチ６，７の各制御端子に供給する
制御信号発生部であり、電源投入直後の数秒間お
よび電源遮断直後においては制御信号S_Mを“Ｌ”
レベルにし、その他の場合においては制御信号
S_Mを“Ｈ”レベルにする。この場合、制御信号
S_Mが“Ｈ”レベルの時には、スイツチ６，７の
各可動端子６ｃ，７ｃは、各々同一方の固定端子
６ａ，７ａに接続され、制御信号S_Mが“Ｌ”レ
ベルの時には前記各可動端子６ｃ，７ｃはそれぞ
れ同スイツチの固定端子６ｂ，７ｂに接続される
ように制御される。

次に、上述した構成によるミユーテイング回路
の動作を説明する。

まず、アンプに電源が投入されると、制御信号
発生部１５がその後数秒間、制御信号S_Mを“Ｌ”
レベルにする。この結果、スイツチ６の端子６ｂ
と６ｃとの間およびスイツチ７の端子７ｂと７ｃ
との間が各々接続され、正側ドライバ１０の入力
端には“Ｈ”レベルの電圧V_Hが印加され、負側
ドライバ１１の入力端には“Ｌ”レベルの電圧
V_Lが印加される。これにより、正側ドライバ１
０の出力端電位が＋Ｖ、負側ドライバ１１の出力
端電位が−Ｖとなり、正側スイツチング素子１２
ａおよび負側スイツチング素子１２ｂが共にオフ
状態となつて共通接続点Ｐには何らの信号も出力
されない。したがつて、電源投入時にパルス変調
器５が不安定な動作をしても、スピーカ２から出
力ノイズが発せられることはない。

次に、電源投入直後から数秒間が経過すると、
制御信号発生部１５が制御信号S_Mを“Ｈ”レベ
ルにする。この結果、スイツチ６の端子６ａと６
ｃとの間およびスイツチ７の端子７ａと７ｃとの
間が各々接続され、正側ドライバ１０の入力端お
よび負側ドライバ１１の入力端に各々パルス信号
e_pが供給され、これにより、正側および負側スイ
ツチング素子１２ａ，１２ｂがパルス信号e_pのデ
ユーテイ比に対応して相補的にオンオフされ、こ
のスイツチング出力をローパスフイルタ１３で平
滑すれば、同ローパスフイルタ１３の出力端には
オーデイオ信号e_aの増幅出力が得られることにな
る。またこの時、パルス変調器５の動作は、すで
に充分に安定しているのでスピーカ２から出力ノ
イズが発せられる心配はない。そして、電源が遮
断されると、制御信号発生部１５は制御信号S_M
を直ちに“Ｌ”レベルにする。これにより、第２
図に示す回路は電源投入直後と同じ状態になり、
正側および負側スイツチング素子１２ａ，１２ｂ
が双方共にオフとなる。したがつて、電源遮断直
後にパルス変調器５が不安定な動作をしてもスピ
ーカ２から出力ノイズが発せられることはない。
そして、このような構成によれば、ミユーテイン
グ回路が終段のスイツチング回路１２より前段側
に設けられており、大電力を扱う必要がないの
で、ミユーテイング手段としてもリレー等を用い
ることなく、小容量のアナログスイツチ等を用い
て実現でき、かつ、パルス信号の段階でミユーテ
イング制御動作がなされるものであるため、これ
ら制御回路および必要とされる制御状態が比較的
容易に実現し得ることになる。

なお、この実施例におけるスイツチ６，７に代
えて、例えば第３図に示すようにオアゲート２
０、インバータ２１およびアンドゲート２２を用
いてもよい。この図においてパルス変調器５の出
力端はオアゲート２０の一方の入力端とアンドゲ
ート２２の一方の入力端に接続され、オアゲート
２０の出力端とアンドゲート２２の出力端とが
各々正側ドライバ１０の入力端と負側ドライバ１
１の入力端とに接続されている。また、端子T₁
がアンドゲート２２の他方の入力端に接続される
とともに、インバータ２１を介してオアゲート２
０の他方の入力端に接続されており、この端子
T₁に前述した制御信号S_Mが供給される。

このような構成によれば制御信号S_Mが“Ｈ”
レベルの時は、オアゲート２０およびアンドゲー
ト２２が共に他方の入力端の変化をそのまま出力
させ得る状態となるから、同パルス信号e_pはオア
ゲート２０、アンドゲート２２を各々介して正側
ドライバ１０の入力端および負側ドライバ１１の
入力端に供給される。また、制御信号S_Mが“Ｌ”
レベルの時はオアゲート２０の出力端が常に
“Ｈ”レベル、アンドゲート２２の出力端が常に
“Ｌ”レベルとなり、正側および負側スイツチン
グ素子１２ａ，１２ｂが共にオフ状態となる。こ
のように、第３図に示す回路も第２図に示す回路
と全く同様の動作をする。

第４図は、この考案の第２の実施例の構成を示
すブロツク図である。この実施例は第１の実施例
におけるスイツチ６，７に代えてナンドゲート２
５，２６、インバータ２７を用い、正側および負
側スイツチング素子１２ａ，１２ｂとしてMOS
形のFET３０ａ（ｐチヤネル電界効果トランジス
タ）、MOS形のFET３０ｂ（ｎチヤネル電界効果
トランジスタ）を用いている。また、ローパスフ
イルタ１３が図示のようにインダクタンスＬおよ
びコンデンサＣから構成されている。

第４図において、パルス変調器５の出力端はナ
ンドゲート２５の一方の入力端に接続され、ナン
ドゲート２５の出力端はナンドゲート２６の一方
の入力端とインバータ２７の入力端に接続されて
いる。ナンドゲート２５と２６の各他方の入力端
は端子T₁に接続され、この端子T₁に制御信号S_M
が供給される。ナンドゲート２６の出力端子は正
側ドライバ１０の入力端に接続され、インバータ
２７の出力端は負側ドライバ１１の入力端に接続
されている。また、正側ドライバ１０の出力端が
FET３０ａのゲートに、負側ドライバ１１の出
力端がFET３０ｂのゲートに各々接続され、
FET３０ａのドレインとFET３０ｂのドレイン
が共通接続されてローパスフイルタ１３の入力端
に接続されている。そしてFET３０ａのソース
には電圧＋Ｖが印加され、FET３０ｂのソース
には電圧−Ｖが印加されている。

上述した構成によれば制御信号S_Mが“Ｈ”レ
ベルの時はナンドゲート２５，２６が共に他方の
入力端の変化をそのまま出力し得る状態となるか
ら、パルス信号e_pはナンドゲート２５，２６を介
して正側ドライバ１０の入力端に各々供給される
とともに、ナンドゲート２５、インバータ２７を
介して負側ドライバ１１の入力端に供給される。
したがつて、この状態においてはFET３０ａ，
３０ｂがパルス信号e_pのデユーテイー比に対応し
てオンオフし、これにより、ローパスフイルタ１
３の出力端からオーデイオ信号e_aの増幅出力が得
られる。一方、電源投入直後から数秒の間および
電源遮断直後において信号S_Mが“Ｌ”レベルに
なると、ナンドゲート２５，２６が“Ｈ”レベル
の信号を出力し、また、インバータ２７が“Ｌ”
レベルの信号を出力する。この結果、正側ドライ
バ１０が＋Ｖの電圧、負側ドライバ１１が−Ｖの
電圧を各々出力し、これにより、FET３０ａ，
３０ｂが共にオフする。

このように、この第２の実施例も前述の第１の
実施例およびその変形例と全く同様の動作をす
る。

以上説明したように、この考案によるミユーテ
イング回路は増幅すべきアナログ信号をパルス信
号に変換するパルス変調器の出力端と、終段スイ
ツチング回路を構成する正側および負側スイツチ
ング素子を各々オンオフ駆動する正側および負側
ドライバの各入力端との間に、各々第１のスイツ
チおよび第２のスイツチを介挿し、電源投入時か
ら所定時間および電源遮断直後には、前記第１の
スイツチおよび第２のスイツチにより、前記正側
および負側スイツチング素子を双方ともオフとす
るように制御したので、スイツチングアンプにお
いても確実なミユーテイング制御を実現でき、ま
たこれをリレーを用いずに構成することができ、
もつて、コストダウン、小形化が計れるととも
に、機械的接点を用いないので信頼性を向上させ
ることができる。

【図面の簡単な説明】

第１図は従来のスイツチング式オーデイオアン
プにおけるミユーテイング回路の構成を示すブロ
ツク図、第２図はこの考案の第１の実施例の構成
を示すブロツク図、第３図は同実施例の変形例を
示すブロツク図、第４図はこの考案の第２の実施
例の構成を示すブロツク図である。２……スピーカ（負荷）、５……パルス変調器、
６，７……第１のスイツチ、第２のスイツチ、１
０，１１……正側ドライバ、負側ドライバ、１２
……終段、スイツチング回路、１２ａ……正側ス
イツチング素子、１２ｂ……負側スイツチング素
子、１３……ローパスフイルタ、１５……制御信
号発生部、２０……オアゲート、２１，２７……
インバータ、２２……アンドゲート、２５，２６
……ナンドゲート。

Claims

【実用新案登録請求の範囲】

増幅すべきアナログ信号をパルス変換し、この
パルス信号を増幅した後アナログ復調して出力す
るスイツチング式オーデイオアンプにおいて、前
記増幅すべきアナログ信号を入力とし、この信号
レベルに応じたデユーテイー比を有したパルス信
号を出力するパルス変調器と、各々第１のスイツ
チおよび第２のスイツチを介して前記パルス信号
が入力される正側ドライバおよび負側ドライバ
と、正および負電源間に順次直列に接続され各々
前記正側ドライバおよび負側ドライバの出力によ
り駆動されてオンオフする正側スイツチング素子
および負側スイツチング素子と、これら正側スイ
ツチング素子と負側スイツチング素子との接続点
にローパスフイルタを介して接続される負荷とを
有してなり、スイツチング式オーデイオアンプの
電源投入時から所定時間および電源遮断直後に
は、前記第１のスイツチおよび第２のスイツチに
より、前記正側スイツチング素子と負側スイツチ
ング素子を双方ともオフとするように制御したこ
とを特徴とするスイツチング式オーデイオアンプ
のミユーテイング回路。