JPH10327021A - 増幅器用電圧供給回路 - Google Patents
増幅器用電圧供給回路Info
- Publication number
- JPH10327021A JPH10327021A JP9135512A JP13551297A JPH10327021A JP H10327021 A JPH10327021 A JP H10327021A JP 9135512 A JP9135512 A JP 9135512A JP 13551297 A JP13551297 A JP 13551297A JP H10327021 A JPH10327021 A JP H10327021A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- power supply
- supplied
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 230000003213 activating effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 17
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 増幅器への供給電流が変動しても供給電圧の
上昇を制限することができる増幅器用電圧供給回路を提
供する。 【解決手段】 電源回路から出力されるレベル的に高低
関係にある２つの高電圧及び低電圧を受け入れ、増幅器
から出力される信号のレベルに応じて高電圧及び低電圧
のうちのいずれか一方の電圧を選択的に電源電圧として
増幅器に供給し、増幅器への高電圧の選択供給時に高電
圧のレベルを所定の大きさ以下に制限する。
上昇を制限することができる増幅器用電圧供給回路を提
供する。 【解決手段】 電源回路から出力されるレベル的に高低
関係にある２つの高電圧及び低電圧を受け入れ、増幅器
から出力される信号のレベルに応じて高電圧及び低電圧
のうちのいずれか一方の電圧を選択的に電源電圧として
増幅器に供給し、増幅器への高電圧の選択供給時に高電
圧のレベルを所定の大きさ以下に制限する。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅器に効率よく
電源電圧を供給する電圧供給回路に関するものである。
電源電圧を供給する電圧供給回路に関するものである。
【０００２】
【従来の技術】増幅器に供給される電源電圧を増幅器の
出力信号のレベルに応じて低電圧ＶLと高電圧ＶHとに切
り換える高効率方式の電圧供給回路が知られている。す
なわち、高効率方式の電圧供給回路は、電源電圧として
低電圧ＶLが供給されているときに増幅器の出力信号の
レベルが上昇して所定の閾値を越えると、増幅器に供給
する電源電圧を低電圧ＶLから高電圧ＶHに切り換え、逆
に、高電圧ＶHが供給されているときに増幅器の出力信
号のレベルが低下して所定の閾値を下回ると、その電源
電圧を高電圧ＶHから低電圧ＶLに切り換えるのである。
出力信号のレベルに応じて低電圧ＶLと高電圧ＶHとに切
り換える高効率方式の電圧供給回路が知られている。す
なわち、高効率方式の電圧供給回路は、電源電圧として
低電圧ＶLが供給されているときに増幅器の出力信号の
レベルが上昇して所定の閾値を越えると、増幅器に供給
する電源電圧を低電圧ＶLから高電圧ＶHに切り換え、逆
に、高電圧ＶHが供給されているときに増幅器の出力信
号のレベルが低下して所定の閾値を下回ると、その電源
電圧を高電圧ＶHから低電圧ＶLに切り換えるのである。
【０００３】
【発明が解決しようとする課題】増幅器のために低電圧
ＶL及び高電圧ＶHを出力する電源回路は、通常、厳密に
安定電圧を出力するものではなく、増幅器への供給電流
の大きさに応じて電源回路の内部抵抗が影響して電源電
圧レベルは低電圧ＶL及び高電圧ＶHの各々において変動
する。よって、高電圧ＶHの供給時に、極端な例とし
て、スピーカが増幅器から外された場合には供給電流の
低下により高電圧ＶHとして取り得る最大電圧が電源電
圧として印加されることになるので、増幅器のコンデン
サ等の各部品の耐電圧として比較的高い電圧のものを用
いる必要があった。
ＶL及び高電圧ＶHを出力する電源回路は、通常、厳密に
安定電圧を出力するものではなく、増幅器への供給電流
の大きさに応じて電源回路の内部抵抗が影響して電源電
圧レベルは低電圧ＶL及び高電圧ＶHの各々において変動
する。よって、高電圧ＶHの供給時に、極端な例とし
て、スピーカが増幅器から外された場合には供給電流の
低下により高電圧ＶHとして取り得る最大電圧が電源電
圧として印加されることになるので、増幅器のコンデン
サ等の各部品の耐電圧として比較的高い電圧のものを用
いる必要があった。
【０００４】そこで、本発明の目的は、増幅器への供給
電流が変動しても供給電圧の上昇を制限することができ
る増幅器用電圧供給回路を提供することである。
電流が変動しても供給電圧の上昇を制限することができ
る増幅器用電圧供給回路を提供することである。
【０００５】
【課題を解決するための手段】本発明の増幅器用電圧供
給回路は、増幅器に電源電圧を供給する電圧供給回路で
あって、電源回路から出力されるレベル的に高低関係に
ある２つの高電圧及び低電圧を受け入れる手段と、増幅
器から出力される信号のレベルに応じて高電圧及び低電
圧のうちのいずれか一方の電圧を選択的に電源電圧とし
て増幅器に供給する切換手段と、増幅器への高電圧の選
択供給時に高電圧のレベルを所定の大きさ以下に制限す
る制限手段とを備えたことを特徴としている。
給回路は、増幅器に電源電圧を供給する電圧供給回路で
あって、電源回路から出力されるレベル的に高低関係に
ある２つの高電圧及び低電圧を受け入れる手段と、増幅
器から出力される信号のレベルに応じて高電圧及び低電
圧のうちのいずれか一方の電圧を選択的に電源電圧とし
て増幅器に供給する切換手段と、増幅器への高電圧の選
択供給時に高電圧のレベルを所定の大きさ以下に制限す
る制限手段とを備えたことを特徴としている。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて詳細に説明する。図１は本発明による増幅器用電圧
供給回路を示している。この電圧供給回路には、電源回
路ＰＳから高電圧ＶHと低電圧ＶLとが供給される。電圧
供給回路からは図示しない増幅器には電源電圧＋Ｂが出
力され、増幅器の出力電圧が供給される。
いて詳細に説明する。図１は本発明による増幅器用電圧
供給回路を示している。この電圧供給回路には、電源回
路ＰＳから高電圧ＶHと低電圧ＶLとが供給される。電圧
供給回路からは図示しない増幅器には電源電圧＋Ｂが出
力され、増幅器の出力電圧が供給される。
【０００７】電圧供給回路にはＦＥＴ（電界効果トラン
ジスタ）１と２つのＮＰＮ型のパイポーラトランジスタ
２，３が設けられている。ＦＥＴ１のドレインＤには入
力端子４を介して高電圧ＶHが供給され、ＦＥＴ１のソ
ースＳには入力端子５を介して低電圧ＶLが供給され
る。この各供給ラインとアースとの間にはコンデンサ
６，７が設けられている。また、ＦＥＴ１のソースＳは
電源電圧＋Ｂの出力端子８に接続されている。この電源
電圧＋Ｂの出力端子８への接続ラインはトランジスタ３
のコレクタに直接接続されると共に、抵抗９を介してト
ランジスタ３のベースに接続されている。
ジスタ）１と２つのＮＰＮ型のパイポーラトランジスタ
２，３が設けられている。ＦＥＴ１のドレインＤには入
力端子４を介して高電圧ＶHが供給され、ＦＥＴ１のソ
ースＳには入力端子５を介して低電圧ＶLが供給され
る。この各供給ラインとアースとの間にはコンデンサ
６，７が設けられている。また、ＦＥＴ１のソースＳは
電源電圧＋Ｂの出力端子８に接続されている。この電源
電圧＋Ｂの出力端子８への接続ラインはトランジスタ３
のコレクタに直接接続されると共に、抵抗９を介してト
ランジスタ３のベースに接続されている。
【０００８】増幅器の出力電圧を受け入れる入力端子１
０とトランジスタ３のベースとの間にはツェナーダイオ
ード１１が接続されている。すなわち、ツェナーダイオ
ード１１のカソードがトランジスタ３のベースに接続さ
れ、アノードが入力端子１０に接続されている。また、
入力端子１０とトランジスタ３のエミッタとの間にはコ
ンデンサ１２が接続されている。このトランジスタ３、
抵抗９、ツェナーダイオード１１及びコンデンサ１２は
定電圧回路を構成し、電源電圧＋Ｂがツェナーダイオー
ド１１のツェナー電圧より高ければそのツェナー電圧に
増幅器の出力電圧が重畳された電圧がトランジスタ３の
エミッタから出力されるようになっている。
０とトランジスタ３のベースとの間にはツェナーダイオ
ード１１が接続されている。すなわち、ツェナーダイオ
ード１１のカソードがトランジスタ３のベースに接続さ
れ、アノードが入力端子１０に接続されている。また、
入力端子１０とトランジスタ３のエミッタとの間にはコ
ンデンサ１２が接続されている。このトランジスタ３、
抵抗９、ツェナーダイオード１１及びコンデンサ１２は
定電圧回路を構成し、電源電圧＋Ｂがツェナーダイオー
ド１１のツェナー電圧より高ければそのツェナー電圧に
増幅器の出力電圧が重畳された電圧がトランジスタ３の
エミッタから出力されるようになっている。
【０００９】トランジスタ３のエミッタはダイオード１
３を順方向に、更に抵抗１４を介してＦＥＴ１のゲート
に接続されている。ＦＥＴ１のゲートとトランジスタ２
のコレクタとの間にはツェナーダイオード１５がそのカ
ソードをＦＥＴ１のゲート側にして接続されている。低
電圧ＶLの入力端子５に接続されたＦＥＴ１のソースと
アースとの間には抵抗１６，１７の直列回路が接続され
ている。抵抗１６と抵抗１７との接続ラインはトランジ
スタ２のベースに接続されている。
３を順方向に、更に抵抗１４を介してＦＥＴ１のゲート
に接続されている。ＦＥＴ１のゲートとトランジスタ２
のコレクタとの間にはツェナーダイオード１５がそのカ
ソードをＦＥＴ１のゲート側にして接続されている。低
電圧ＶLの入力端子５に接続されたＦＥＴ１のソースと
アースとの間には抵抗１６，１７の直列回路が接続され
ている。抵抗１６と抵抗１７との接続ラインはトランジ
スタ２のベースに接続されている。
【００１０】また、ＦＥＴ１のソースとアースとの間に
はコンデンサ１８が接続されている。コンデンサ１８の
ＦＥＴ１のソース側は抵抗１９を介してトランジスタ２
のエミッタに接続されている。トランジスタ２のエミッ
タとアースとの間にはツェナーダイオード２０がそのカ
ソードをトランジスタ２のエミッタ側にして接続されて
いる。コンデンサ１８、抵抗１９及びツェナーダイオー
ド２０はツェナーダイオード２０のツェナー電圧をトラ
ンジスタ２のエミッタに与える定電圧回路として動作す
る。
はコンデンサ１８が接続されている。コンデンサ１８の
ＦＥＴ１のソース側は抵抗１９を介してトランジスタ２
のエミッタに接続されている。トランジスタ２のエミッ
タとアースとの間にはツェナーダイオード２０がそのカ
ソードをトランジスタ２のエミッタ側にして接続されて
いる。コンデンサ１８、抵抗１９及びツェナーダイオー
ド２０はツェナーダイオード２０のツェナー電圧をトラ
ンジスタ２のエミッタに与える定電圧回路として動作す
る。
【００１１】かかる構成の電圧供給回路においては、電
源回路ＰＳから高電圧ＶH及び低電圧ＶLが入力端子６及
び７に供給されると、低電圧ＶLがそのまま電源電圧＋
Ｂとして出力端子８から増幅器に出力される。電源電圧
＋Ｂが供給された増幅器ではオーディオ信号を増幅する
増幅動作が行なわれる。この増幅されたオーディオ信号
が増幅器の出力電圧として電圧供給回路の入力端子１０
に供給される。
源回路ＰＳから高電圧ＶH及び低電圧ＶLが入力端子６及
び７に供給されると、低電圧ＶLがそのまま電源電圧＋
Ｂとして出力端子８から増幅器に出力される。電源電圧
＋Ｂが供給された増幅器ではオーディオ信号を増幅する
増幅動作が行なわれる。この増幅されたオーディオ信号
が増幅器の出力電圧として電圧供給回路の入力端子１０
に供給される。
【００１２】電源電圧＋Ｂによってトランジスタ３のエ
ミッタには電圧が生じ、そのエミッタ電圧には入力端子
１０に供給される増幅器の出力電圧ｅ0が重畳されてい
る。電源電圧＋Ｂがツェナーダイオード１１のツェナー
電圧ＶD11より高ければ、トランジスタ３のエミッタ電
圧はツェナー電圧ＶD11と増幅器の出力電圧ｅ0との加算
電圧となる。このようなトランジスタ３のエミッタ電圧
がダイオード１３及び抵抗１４を介してＦＥＴ１のゲー
トに供給される。一方、低電圧ＶLがＦＥＴ１のソース
には印加される。
ミッタには電圧が生じ、そのエミッタ電圧には入力端子
１０に供給される増幅器の出力電圧ｅ0が重畳されてい
る。電源電圧＋Ｂがツェナーダイオード１１のツェナー
電圧ＶD11より高ければ、トランジスタ３のエミッタ電
圧はツェナー電圧ＶD11と増幅器の出力電圧ｅ0との加算
電圧となる。このようなトランジスタ３のエミッタ電圧
がダイオード１３及び抵抗１４を介してＦＥＴ１のゲー
トに供給される。一方、低電圧ＶLがＦＥＴ１のソース
には印加される。
【００１３】増幅器の出力電圧ｅ0が高くなったために
ＦＥＴ１のゲート電圧が低電圧ＶLとＦＥＴ１のゲート
・ソース間電圧とを加えた電圧より高くなると、ＦＥＴ
１はオン状態となる。ＦＥＴ１のオンにより、電源回路
ＰＳからの高電圧ＶHがＦＥＴ１のドレイン・ソース間
を介して電源電圧＋Ｂとして出力端子８から増幅器に出
力される。
ＦＥＴ１のゲート電圧が低電圧ＶLとＦＥＴ１のゲート
・ソース間電圧とを加えた電圧より高くなると、ＦＥＴ
１はオン状態となる。ＦＥＴ１のオンにより、電源回路
ＰＳからの高電圧ＶHがＦＥＴ１のドレイン・ソース間
を介して電源電圧＋Ｂとして出力端子８から増幅器に出
力される。
【００１４】このように電源電圧＋Ｂが高電圧ＶHとな
ると、抵抗１６，１７の直列回路に高電圧ＶHが印加さ
れる。トランジスタ２のベースに供給される抵抗１６，
１７による分圧電圧はツェナーダイオード２０のツェナ
ー電圧ＶD20とトランジスタ２のベース・エミッタ間電
圧との合計電圧より上昇する。よって、トランジスタ２
がオンとなる。トランジスタ２がオンとなったことによ
り、ＦＥＴ１のゲート電圧は、ツェナーダイオード１５
のツェナー電圧ＶD15とツェナーダイオード２０のツェ
ナー電圧ＶD20との合計電圧ＶD15＋ＶD20以下に制限さ
れることになる。
ると、抵抗１６，１７の直列回路に高電圧ＶHが印加さ
れる。トランジスタ２のベースに供給される抵抗１６，
１７による分圧電圧はツェナーダイオード２０のツェナ
ー電圧ＶD20とトランジスタ２のベース・エミッタ間電
圧との合計電圧より上昇する。よって、トランジスタ２
がオンとなる。トランジスタ２がオンとなったことによ
り、ＦＥＴ１のゲート電圧は、ツェナーダイオード１５
のツェナー電圧ＶD15とツェナーダイオード２０のツェ
ナー電圧ＶD20との合計電圧ＶD15＋ＶD20以下に制限さ
れることになる。
【００１５】すなわち、電源電圧＋Ｂが高電圧ＶHであ
るときに増幅器の出力電圧ｅ0に応じてトランジスタ３
のエミッタ電圧が合計電圧ＶD15＋ＶD20以上に上昇して
も、ＦＥＴ１のゲート電圧は合計電圧ＶD15＋ＶD20に制
限されるのである。よって、このときＦＥＴ１は能動状
態となり、ＦＥＴ１のゲートから出力端子８に供給され
る電圧の上昇は高電圧ＶHが取り得る最大電圧より低い
電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂと
して増幅器に供給される。
るときに増幅器の出力電圧ｅ0に応じてトランジスタ３
のエミッタ電圧が合計電圧ＶD15＋ＶD20以上に上昇して
も、ＦＥＴ１のゲート電圧は合計電圧ＶD15＋ＶD20に制
限されるのである。よって、このときＦＥＴ１は能動状
態となり、ＦＥＴ１のゲートから出力端子８に供給され
る電圧の上昇は高電圧ＶHが取り得る最大電圧より低い
電圧に抑えられ、その抑えられた電圧が電源電圧＋Ｂと
して増幅器に供給される。
【００１６】図２（ａ）〜（ｄ）は上記の電圧供給回路
の動作を示す図である。図２（ａ）は増幅器の出力電圧
ｅ0と電源電圧＋Ｂとの関係を示し、図２（ｂ）はＦＥ
Ｔ１の動作状態を示し、図２（ｃ）は増幅器の負荷であ
るスピーカの接続状態を示し、図２（ｄ）はトランジス
タ２の動作状態を示している。これらの図において時点
ｔ1直前までの期間ではＦＥＴ１がオフであり、低電圧
ＶLが電源電圧＋Ｂとなっている。時点ｔ1で増幅器の出
力電圧の増大に応じてＦＥＴ１がオンとなると、高電圧
ＶHが電源電圧＋Ｂとして増幅器に供給され始める。そ
の後の時点ｔ2で、図２（ｃ）に示すようにスピーカが
外されたとすると、トランジスタ２がオンとなる。これ
によりＦＥＴ１は図２（ｂ）に示すように能動状態とな
り、高電圧ＶHが取り得る最大電圧（図２（ａ）の破線
のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。
更にその後の時点ｔ3では増幅器の出力電圧の減少に応
じてＦＥＴ１がオフとなり、またトランジスタ２がオフ
となり、低電圧ＶLが電源電圧＋Ｂとして増幅器に供給
される。
の動作を示す図である。図２（ａ）は増幅器の出力電圧
ｅ0と電源電圧＋Ｂとの関係を示し、図２（ｂ）はＦＥ
Ｔ１の動作状態を示し、図２（ｃ）は増幅器の負荷であ
るスピーカの接続状態を示し、図２（ｄ）はトランジス
タ２の動作状態を示している。これらの図において時点
ｔ1直前までの期間ではＦＥＴ１がオフであり、低電圧
ＶLが電源電圧＋Ｂとなっている。時点ｔ1で増幅器の出
力電圧の増大に応じてＦＥＴ１がオンとなると、高電圧
ＶHが電源電圧＋Ｂとして増幅器に供給され始める。そ
の後の時点ｔ2で、図２（ｃ）に示すようにスピーカが
外されたとすると、トランジスタ２がオンとなる。これ
によりＦＥＴ１は図２（ｂ）に示すように能動状態とな
り、高電圧ＶHが取り得る最大電圧（図２（ａ）の破線
のレベル）より低い電圧に電源電圧＋Ｂが抑えられる。
更にその後の時点ｔ3では増幅器の出力電圧の減少に応
じてＦＥＴ１がオフとなり、またトランジスタ２がオフ
となり、低電圧ＶLが電源電圧＋Ｂとして増幅器に供給
される。
【００１７】図３は本発明の他の実施例を示している。
この実施例の電圧供給回路にはＦＥＴ２１と３つのパイ
ポーラトランジスタ２２〜２４が設けられている。ＦＥ
Ｔ２１のソースＳには入力端子２５を介して高電圧ＶH
が供給され、ＦＥＴ２１のドレインＤには入力端子２６
を介して低電圧ＶLが供給される。この各供給ラインと
アースとの間にはコンデンサ２７，２８が設けられてい
る。また、ＦＥＴ２１のドレインＤは電源電圧＋Ｂの出
力端子２９に接続されている。
この実施例の電圧供給回路にはＦＥＴ２１と３つのパイ
ポーラトランジスタ２２〜２４が設けられている。ＦＥ
Ｔ２１のソースＳには入力端子２５を介して高電圧ＶH
が供給され、ＦＥＴ２１のドレインＤには入力端子２６
を介して低電圧ＶLが供給される。この各供給ラインと
アースとの間にはコンデンサ２７，２８が設けられてい
る。また、ＦＥＴ２１のドレインＤは電源電圧＋Ｂの出
力端子２９に接続されている。
【００１８】ＦＥＴ２１のソースとゲートとの間には抵
抗３０、コンデンサ３１及びツェナーダイオード３２の
各々が並列に接続されている。ツェナーダイオード３２
の接続はそのカソードがＦＥＴ２１のソース側となる向
きでされている。また、ＦＥＴ２１のソースはＰＮＰ型
のトランジスタ２２のエミッタに接続され、ＦＥＴ２１
のゲートは抵抗３３を介してトランジスタ２２のコレク
タに接続されている。
抗３０、コンデンサ３１及びツェナーダイオード３２の
各々が並列に接続されている。ツェナーダイオード３２
の接続はそのカソードがＦＥＴ２１のソース側となる向
きでされている。また、ＦＥＴ２１のソースはＰＮＰ型
のトランジスタ２２のエミッタに接続され、ＦＥＴ２１
のゲートは抵抗３３を介してトランジスタ２２のコレク
タに接続されている。
【００１９】更に、ＦＥＴ２１のゲートは抵抗３４を介
してＮＰＮ型のトランジスタ２４のコレクタに接続され
ている。トランジスタ２４のベースは抵抗３６を介して
増幅器の出力電圧を受け入れる入力端子３５に接続され
ると共に、抵抗３７を介してアース接続されている。ト
ランジスタ２４のエミッタとアースとの間にはツェナー
ダイオード３８がそのカソードをトランジスタ２４のエ
ミッタ側にして接続されている。
してＮＰＮ型のトランジスタ２４のコレクタに接続され
ている。トランジスタ２４のベースは抵抗３６を介して
増幅器の出力電圧を受け入れる入力端子３５に接続され
ると共に、抵抗３７を介してアース接続されている。ト
ランジスタ２４のエミッタとアースとの間にはツェナー
ダイオード３８がそのカソードをトランジスタ２４のエ
ミッタ側にして接続されている。
【００２０】入力端子２６から出力端子２９に至る接続
ラインはコンデンサ３９を介してアース接続されてい
る。また、その接続ラインはツェナーダイオード４０及
び抵抗４１を介してアース接続されている。ツェナーダ
イオード４０のアノードと抵抗４１との接続点は抵抗４
２を介してＮＰＮ型のトランジスタ２３のベースに接続
されている。トランジスタ２３のコレクタは抵抗４３を
介してトランジスタ２２のベースに接続され、トランジ
スタ２３のエミッタはアース接続されている。
ラインはコンデンサ３９を介してアース接続されてい
る。また、その接続ラインはツェナーダイオード４０及
び抵抗４１を介してアース接続されている。ツェナーダ
イオード４０のアノードと抵抗４１との接続点は抵抗４
２を介してＮＰＮ型のトランジスタ２３のベースに接続
されている。トランジスタ２３のコレクタは抵抗４３を
介してトランジスタ２２のベースに接続され、トランジ
スタ２３のエミッタはアース接続されている。
【００２１】図３に示した電圧供給回路においては、図
示しない電源回路から高電圧ＶH及び低電圧ＶLが入力端
２５及び２６に供給されると、低電圧ＶLがそのまま電
源電圧＋Ｂとして出力端子２９から増幅器に出力され
る。電源電圧＋Ｂが供給された増幅器ではオーディオ信
号を増幅する増幅動作が行なわれる。この増幅されたオ
ーディオ信号が増幅器の出力電圧ｅ0として電圧供給回
路の入力端子３５に供給される。
示しない電源回路から高電圧ＶH及び低電圧ＶLが入力端
２５及び２６に供給されると、低電圧ＶLがそのまま電
源電圧＋Ｂとして出力端子２９から増幅器に出力され
る。電源電圧＋Ｂが供給された増幅器ではオーディオ信
号を増幅する増幅動作が行なわれる。この増幅されたオ
ーディオ信号が増幅器の出力電圧ｅ0として電圧供給回
路の入力端子３５に供給される。
【００２２】入力端子３５に供給された増幅器の出力電
圧ｅ0は抵抗３６，３７によって分圧され、その分圧電
圧がツェナーダイオード３８のツェナー電圧ＶD38とト
ランジスタ２４のベース・エミッタ間電圧ＶBE24との合
計電圧ＶD38＋ＶBE24より高くなると、トランジスタ２
４がオンとなる。トランジスタ２４のオンにより抵抗３
０，３４、トランジスタ２４のコレクタ・エミッタ間及
びツェナーダイオード３８に高電圧ＶHによる電流が流
れる。これにより、抵抗３０，３４の接続点の電圧はＦ
ＥＴ２１をオンさせる電圧まで低下する。ＦＥＴ２１が
オン状態になると、電源回路からの高電圧ＶHがＦＥＴ
２１のソース・ドレイン間を介して電源電圧＋Ｂとして
出力端子２９から増幅器に出力される。
圧ｅ0は抵抗３６，３７によって分圧され、その分圧電
圧がツェナーダイオード３８のツェナー電圧ＶD38とト
ランジスタ２４のベース・エミッタ間電圧ＶBE24との合
計電圧ＶD38＋ＶBE24より高くなると、トランジスタ２
４がオンとなる。トランジスタ２４のオンにより抵抗３
０，３４、トランジスタ２４のコレクタ・エミッタ間及
びツェナーダイオード３８に高電圧ＶHによる電流が流
れる。これにより、抵抗３０，３４の接続点の電圧はＦ
ＥＴ２１をオンさせる電圧まで低下する。ＦＥＴ２１が
オン状態になると、電源回路からの高電圧ＶHがＦＥＴ
２１のソース・ドレイン間を介して電源電圧＋Ｂとして
出力端子２９から増幅器に出力される。
【００２３】トランジスタ２４は増幅器の出力電圧ｅ0
が増大したとき、すなわち抵抗３６，３７による分圧電
圧が合計電圧ＶD38＋ＶBE24より高いときだけオンとな
り、その分圧電圧が合計電圧ＶD38＋ＶBE24より低くな
ると直ちにオフとなるが、トランジスタ２４がオンから
オフになってもその直後においてはコンデンサ３１に蓄
積された電荷によりＦＥＴ２１はオンを続け、そのオン
時には高電圧ＶHに等しい電源電圧＋Ｂの増幅器への供
給が続けられる。
が増大したとき、すなわち抵抗３６，３７による分圧電
圧が合計電圧ＶD38＋ＶBE24より高いときだけオンとな
り、その分圧電圧が合計電圧ＶD38＋ＶBE24より低くな
ると直ちにオフとなるが、トランジスタ２４がオンから
オフになってもその直後においてはコンデンサ３１に蓄
積された電荷によりＦＥＴ２１はオンを続け、そのオン
時には高電圧ＶHに等しい電源電圧＋Ｂの増幅器への供
給が続けられる。
【００２４】電源電圧＋Ｂが高電圧ＶHであるときに
は、高電圧ＶHがツェナーダイオード４０及び抵抗４１
の直列回路に印加される。電源電圧＋Ｂのレベルがツェ
ナーダイオード４０のツェナー電圧を越えると、ツェナ
ーダイオード４０の両端間はそのツェナー電圧になるの
で、抵抗４１の両端電圧は高電圧ＶHのレベルに応じて
変化する。増幅器へ供給される電源電圧＋Ｂとしての高
電圧ＶHのレベルがスピーカが取り外された等の増幅器
の動作状態によって上昇すると、抵抗４１の両端電圧の
上昇によりトランジスタ２３がオンとなる。トランジス
タ２３のオンにより、トランジスタ２２のベースに電流
が流れてトランジスタ２２をオンさせることになる。
は、高電圧ＶHがツェナーダイオード４０及び抵抗４１
の直列回路に印加される。電源電圧＋Ｂのレベルがツェ
ナーダイオード４０のツェナー電圧を越えると、ツェナ
ーダイオード４０の両端間はそのツェナー電圧になるの
で、抵抗４１の両端電圧は高電圧ＶHのレベルに応じて
変化する。増幅器へ供給される電源電圧＋Ｂとしての高
電圧ＶHのレベルがスピーカが取り外された等の増幅器
の動作状態によって上昇すると、抵抗４１の両端電圧の
上昇によりトランジスタ２３がオンとなる。トランジス
タ２３のオンにより、トランジスタ２２のベースに電流
が流れてトランジスタ２２をオンさせることになる。
【００２５】トランジスタ２２がオンすると、高電圧Ｖ
Hによる電流がトランジスタ２２のエミッタ・コレクタ
間、抵抗３３、抵抗３４、トランジスタ２４のコレクタ
・エミッタ間及びツェナーダイオード３８に流れる。こ
のとき抵抗３３と抵抗３４との接続点の電圧はＦＥＴ２
１を能動状態にしてしまう程度に低下する。よって、Ｆ
ＥＴ２１のゲートから出力端子２９に供給される電圧の
上昇は高電圧ＶHが取り得る最大電圧より低い電圧に抑
えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅
器に供給される。
Hによる電流がトランジスタ２２のエミッタ・コレクタ
間、抵抗３３、抵抗３４、トランジスタ２４のコレクタ
・エミッタ間及びツェナーダイオード３８に流れる。こ
のとき抵抗３３と抵抗３４との接続点の電圧はＦＥＴ２
１を能動状態にしてしまう程度に低下する。よって、Ｆ
ＥＴ２１のゲートから出力端子２９に供給される電圧の
上昇は高電圧ＶHが取り得る最大電圧より低い電圧に抑
えられ、その抑えられた電圧が電源電圧＋Ｂとして増幅
器に供給される。
【００２６】ＦＥＴ２１が能動状態にあるとき電源電圧
＋Ｂのレベルが抑制されることにより、抵抗４１の両端
電圧が低下するので、トランジスタ２３，２２は共にオ
フとなる。トランジスタ２２のオフによりＦＥＴ２１の
ゲート電圧が若干上昇するので、ＦＥＴ２１のソース・
ドレイン間の抵抗が小さくなり、電源電圧＋Ｂのレベル
は上昇し、抵抗４１の両端電圧も上昇することになる。
これによりトランジスタ２３，２２は共にオンとなる。
よって、ＦＥＴ２１が能動状態にあるときトランジスタ
２３，２２はオンオフを繰り返す。
＋Ｂのレベルが抑制されることにより、抵抗４１の両端
電圧が低下するので、トランジスタ２３，２２は共にオ
フとなる。トランジスタ２２のオフによりＦＥＴ２１の
ゲート電圧が若干上昇するので、ＦＥＴ２１のソース・
ドレイン間の抵抗が小さくなり、電源電圧＋Ｂのレベル
は上昇し、抵抗４１の両端電圧も上昇することになる。
これによりトランジスタ２３，２２は共にオンとなる。
よって、ＦＥＴ２１が能動状態にあるときトランジスタ
２３，２２はオンオフを繰り返す。
【００２７】図４（ａ）〜（ｅ）は上記の図３の電圧供
給回路の動作を示す図である。図４（ａ）は増幅器の出
力電圧ｅ0と電源電圧＋Ｂとの関係を示し、図４（ｂ）
はＦＥＴ２１の動作状態を示し、図４（ｃ）は増幅器の
負荷であるスピーカの接続状態を示し、図４（ｄ）はト
ランジスタ２２，２３の動作状態を示している。図４
（ｅ）はトランジスタ２４のオンオフを示している。こ
れらの図において時点ｔ 1直前までの期間ではＦＥＴ２
１がオフであり、低電圧ＶLが電源電圧＋Ｂとなってい
る。時点ｔ1で増幅器の出力電圧の増大に応じてトラン
ジスタ２４がオンとなり、更にＦＥＴ２１がオンとなる
と、高電圧ＶHが電源電圧＋Ｂとして増幅器に供給され
始める。その後の時点ｔ2では、増幅器の出力電圧の正
レベル側の低下によりトランジスタ２４がオフになって
いる。このときコンデンサ３１に蓄積された電荷により
ＦＥＴ２１はオンを続ける。時点ｔ3で図４（ｃ）に示
すようにスピーカが外されたとすると、トランジスタ２
２，２３がオンオフを繰り返すスイッチング状態とな
る。これによりＦＥＴ２１は図４（ｂ）に示すように能
動状態となり、高電圧ＶHが取り得る最大電圧（図４
（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが
抑えられる。更にその後の時点ｔ4では増幅器の出力電
圧の減少に応じてトランジスタ２４がオフとなり、ＦＥ
Ｔ２１がオフとなり、低電圧ＶLが電源電圧＋Ｂとして
増幅器に供給される。
給回路の動作を示す図である。図４（ａ）は増幅器の出
力電圧ｅ0と電源電圧＋Ｂとの関係を示し、図４（ｂ）
はＦＥＴ２１の動作状態を示し、図４（ｃ）は増幅器の
負荷であるスピーカの接続状態を示し、図４（ｄ）はト
ランジスタ２２，２３の動作状態を示している。図４
（ｅ）はトランジスタ２４のオンオフを示している。こ
れらの図において時点ｔ 1直前までの期間ではＦＥＴ２
１がオフであり、低電圧ＶLが電源電圧＋Ｂとなってい
る。時点ｔ1で増幅器の出力電圧の増大に応じてトラン
ジスタ２４がオンとなり、更にＦＥＴ２１がオンとなる
と、高電圧ＶHが電源電圧＋Ｂとして増幅器に供給され
始める。その後の時点ｔ2では、増幅器の出力電圧の正
レベル側の低下によりトランジスタ２４がオフになって
いる。このときコンデンサ３１に蓄積された電荷により
ＦＥＴ２１はオンを続ける。時点ｔ3で図４（ｃ）に示
すようにスピーカが外されたとすると、トランジスタ２
２，２３がオンオフを繰り返すスイッチング状態とな
る。これによりＦＥＴ２１は図４（ｂ）に示すように能
動状態となり、高電圧ＶHが取り得る最大電圧（図４
（ａ）の破線のレベル）より低い電圧に電源電圧＋Ｂが
抑えられる。更にその後の時点ｔ4では増幅器の出力電
圧の減少に応じてトランジスタ２４がオフとなり、ＦＥ
Ｔ２１がオフとなり、低電圧ＶLが電源電圧＋Ｂとして
増幅器に供給される。
【００２８】図３の電圧供給回路において、コンデンサ
３１は十分に小さい容量のものであっても良い。この場
合には、図５（ａ）〜（ｅ）の各波形に示すように電圧
供給回路は動作する。すなわち、図４（ａ）〜（ｅ）と
同様に、図５（ａ）は増幅器の出力電圧ｅ0と電源電圧
＋Ｂとの関係を示し、図５（ｂ）はＦＥＴ２１の動作状
態を示し、図５（ｃ）は増幅器の負荷であるスピーカの
接続状態を示し、図５（ｄ）はトランジスタ２２，２３
の動作状態を示し、図５（ｅ）はトランジスタ２４のオ
ンオフの繰り返し期間を示している。これらの図におい
て時点ｔ1直前までの期間ではＦＥＴ２１がオフであ
り、低電圧ＶLが電源電圧＋Ｂとなっている。時点ｔ1で
増幅器の出力電圧の増大に応じてトランジスタ２４が先
ずオンとなり、そしてＦＥＴ２１がオンとなる。ＦＥＴ
２１のオンにより、高電圧ＶHが電源電圧＋Ｂとして増
幅器に供給され始める。その後の時点ｔ2では、増幅器
の出力電圧の正レベル側の低下によりトランジスタ２４
がオフになるので、コンデンサ３１の容量が小さい故に
ＦＥＴ２１のゲート電圧が上昇してＦＥＴ２１もオフと
なる。よって、低電圧ＶLが電源電圧＋Ｂとして出力端
子２９から出力される。時点ｔ3で増幅器の出力電圧の
増大に応じてトランジスタ２４が再びオンとなり、そし
てＦＥＴ２１がオンとなるので、高電圧ＶHが電源電圧
＋Ｂとして増幅器に供給される。時点ｔ4で図５（ｃ）
に示すようにスピーカが外されたとすると、トランジス
タ２２，２３がオンオフを繰り返すスイッチング状態と
なる。このようなトランジスタ２２，２３のスイッチン
グ状態において増幅器の出力電圧の増大に応じてトラン
ジスタ２４がオンとなり、更にＦＥＴ２１がオンとなる
ので、ＦＥＴ２１も図５（ｂ）に示すようにオンオフを
繰り返すスイッチング状態となる。ＦＥＴ２１がオンの
ときには高電圧ＶHが取り得る最大電圧（図５（ａ）の
破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられ
る。
３１は十分に小さい容量のものであっても良い。この場
合には、図５（ａ）〜（ｅ）の各波形に示すように電圧
供給回路は動作する。すなわち、図４（ａ）〜（ｅ）と
同様に、図５（ａ）は増幅器の出力電圧ｅ0と電源電圧
＋Ｂとの関係を示し、図５（ｂ）はＦＥＴ２１の動作状
態を示し、図５（ｃ）は増幅器の負荷であるスピーカの
接続状態を示し、図５（ｄ）はトランジスタ２２，２３
の動作状態を示し、図５（ｅ）はトランジスタ２４のオ
ンオフの繰り返し期間を示している。これらの図におい
て時点ｔ1直前までの期間ではＦＥＴ２１がオフであ
り、低電圧ＶLが電源電圧＋Ｂとなっている。時点ｔ1で
増幅器の出力電圧の増大に応じてトランジスタ２４が先
ずオンとなり、そしてＦＥＴ２１がオンとなる。ＦＥＴ
２１のオンにより、高電圧ＶHが電源電圧＋Ｂとして増
幅器に供給され始める。その後の時点ｔ2では、増幅器
の出力電圧の正レベル側の低下によりトランジスタ２４
がオフになるので、コンデンサ３１の容量が小さい故に
ＦＥＴ２１のゲート電圧が上昇してＦＥＴ２１もオフと
なる。よって、低電圧ＶLが電源電圧＋Ｂとして出力端
子２９から出力される。時点ｔ3で増幅器の出力電圧の
増大に応じてトランジスタ２４が再びオンとなり、そし
てＦＥＴ２１がオンとなるので、高電圧ＶHが電源電圧
＋Ｂとして増幅器に供給される。時点ｔ4で図５（ｃ）
に示すようにスピーカが外されたとすると、トランジス
タ２２，２３がオンオフを繰り返すスイッチング状態と
なる。このようなトランジスタ２２，２３のスイッチン
グ状態において増幅器の出力電圧の増大に応じてトラン
ジスタ２４がオンとなり、更にＦＥＴ２１がオンとなる
ので、ＦＥＴ２１も図５（ｂ）に示すようにオンオフを
繰り返すスイッチング状態となる。ＦＥＴ２１がオンの
ときには高電圧ＶHが取り得る最大電圧（図５（ａ）の
破線のレベル）より低い電圧に電源電圧＋Ｂが抑えられ
る。
【００２９】図５（ａ）〜（ｅ）に示した動作状態は図
３の電圧供給回路においてコンデンサ３１を設けない場
合も同様である。この場合に図３の電圧供給回路のコン
デンサ２８の位置とＦＥＴ２１のドレインの接続ライン
との間にはダイオードが挿入される。なお、増幅器から
出力される信号としては増幅器のスピーカ端子の信号に
限らない。増幅器の入力段のオーディオ信号を増幅器か
ら出力される信号として入力端子１０又は３５に入力し
ても良い。
３の電圧供給回路においてコンデンサ３１を設けない場
合も同様である。この場合に図３の電圧供給回路のコン
デンサ２８の位置とＦＥＴ２１のドレインの接続ライン
との間にはダイオードが挿入される。なお、増幅器から
出力される信号としては増幅器のスピーカ端子の信号に
限らない。増幅器の入力段のオーディオ信号を増幅器か
ら出力される信号として入力端子１０又は３５に入力し
ても良い。
【００３０】また、上記した各実施例においては、増幅
器の正側の電源電圧＋Ｂについて説明したが、増幅器の
負側の電源電圧−Ｂについても高電圧−ＶH及び低電圧
−ＶLを入力する上記の実施例同様の電圧供給回路によ
って供給することができる。
器の正側の電源電圧＋Ｂについて説明したが、増幅器の
負側の電源電圧−Ｂについても高電圧−ＶH及び低電圧
−ＶLを入力する上記の実施例同様の電圧供給回路によ
って供給することができる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
増幅器への供給電流が変動しても供給電圧の上昇を制限
することができ、増幅器内のコンデンサ等の各部品に高
耐電圧のものを用いる必要がないので、コスト低減を図
ることができる。
増幅器への供給電流が変動しても供給電圧の上昇を制限
することができ、増幅器内のコンデンサ等の各部品に高
耐電圧のものを用いる必要がないので、コスト低減を図
ることができる。
【図１】本発明の実施例を示す回路図である。
【図２】図１の電圧供給回路の動作を示す図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】図３の電圧供給回路の動作を示す図である。
【図５】図３の電圧供給回路の別の動作を示す図であ
る。
る。
ＰＳ 電源回路 １，２１ ＦＥＴ ２，３，２２，２３，２４ トランジスタ １１，１５，２０，３２，３８，４０ ツェナーダイオ
ード １３ ダイオード
ード １３ ダイオード
Claims (4)
- 【請求項１】 増幅器に電源電圧を供給する電圧供給回
路であって、 電源回路から出力されるレベル的に高低関係にある２つ
の高電圧及び低電圧を受け入れる手段と、 前記増幅器から出力される信号のレベルに応じて前記高
電圧及び前記低電圧のうちのいずれか一方の電圧を選択
的に前記電源電圧として前記増幅器に供給する切換手段
と、 前記増幅器への前記高電圧の選択供給時に前記高電圧の
レベルを所定の大きさ以下に制限する制限手段と、を備
えたことを特徴とする電圧供給回路。 - 【請求項２】 前記切換手段は、前記増幅器から出力さ
れる信号のレベルに応じた増幅信号電圧を生成する手段
と、前記高電圧が供給されるドレイン、前記低電圧が供
給されると共に前記電源電圧の出力端子に接続されたソ
ース及び前記増幅信号電圧が供給されるゲートを有する
電界効果トランジスタと、を備え、前記増幅信号電圧が
前記低電圧より大きいときに前記電界効果トランジスタ
はオンとなり前記高電圧を前記ソースから前記電源電圧
の出力端子に供給することを特徴とする請求項１記載の
電圧供給回路。 - 【請求項３】 前記制限手段は、前記増幅信号電圧が所
定電圧を越えたとき前記電界効果トランジスタを能動状
態にさせることにより前記高電圧のレベルを所定の大き
さ以下に制限することを特徴とする請求項１又は２記載
の電圧供給回路。 - 【請求項４】 前記切換手段は、前記増幅器から出力さ
れる信号のレベルに応じた増幅信号電圧を生成する手段
と、前記高電圧が供給されるソース、前記低電圧が供給
されると共に前記電源電圧の出力端子に接続されたドレ
イン及び前記増幅信号電圧が供給されるゲートを有する
電界効果トランジスタと、を備え、前記増幅信号電圧が
前記低電圧より大きいときに前記電界効果トランジスタ
はオンとなり前記高電圧を前記ドレインから前記電源電
圧の出力端子に供給することを特徴とする請求項１記載
の電圧供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13551297A JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
| US09/083,443 US6014060A (en) | 1997-05-26 | 1998-05-22 | Voltage supply circuit for amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13551297A JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327021A true JPH10327021A (ja) | 1998-12-08 |
| JP3620766B2 JP3620766B2 (ja) | 2005-02-16 |
Family
ID=15153504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13551297A Expired - Fee Related JP3620766B2 (ja) | 1997-05-26 | 1997-05-26 | 増幅器用電圧供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014060A (ja) |
| JP (1) | JP3620766B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101451572B1 (ko) * | 2007-06-11 | 2014-10-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529728B1 (en) * | 2000-02-10 | 2003-03-04 | Motorola, Inc. | Method and apparatus in a wireless communication system for selectively providing information specific to a location |
| DE102010038152B4 (de) * | 2010-10-13 | 2015-09-03 | Phoenix Contact Gmbh & Co. Kg | Stromausgangsstufe mit automatischer aktiv-passiv Umschaltung |
| TWI508436B (zh) * | 2012-09-13 | 2015-11-11 | Wistron Corp | 電壓供應電路、音訊輸出裝置與電壓供應方法 |
| DE112018006762B4 (de) * | 2018-03-30 | 2023-03-30 | Hitachi High-Tech Corporation | Hochspannungsverstärker, hochspannungsversorgung und massenspektrometer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164607A (en) * | 1980-05-21 | 1981-12-17 | Nippon Gakki Seizo Kk | Power amplifier |
| JPS5792904A (en) * | 1980-11-28 | 1982-06-09 | Nippon Gakki Seizo Kk | Power amplifier |
| US4520322A (en) * | 1982-01-20 | 1985-05-28 | Pioneer Electronic Corporation | Power amplifier having improved power supply circuit |
| US4472688A (en) * | 1982-06-09 | 1984-09-18 | Trio Kabushiki Kaisha | Amplifier circuit |
| US5818301A (en) * | 1995-05-18 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Power amplifier arrangenment of a plural power supply switching type |
-
1997
- 1997-05-26 JP JP13551297A patent/JP3620766B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-22 US US09/083,443 patent/US6014060A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101451572B1 (ko) * | 2007-06-11 | 2014-10-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3620766B2 (ja) | 2005-02-16 |
| US6014060A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665736B2 (ja) | 電力切換増幅器 | |
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| JPS63111710A (ja) | パルス増幅器の駆動回路 | |
| JP3323998B2 (ja) | 電源装置 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| US4433307A (en) | Power supply changeover type power amplifier | |
| JPS6122345Y2 (ja) | ||
| KR101257531B1 (ko) | 고전압 트랜지스터를 제어하기 위한 구동기, 특히 내연기관의 불꽃 점화를 위한 고전압 무선 주파수 발생기의ｍｏｓ 트랜지스터 | |
| JPH0233384Y2 (ja) | ||
| JP3383490B2 (ja) | 過電流検出回路 | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| KR880001800B1 (ko) | 뮤팅 회로를 내장한 소전력 증폭용 집적회로 | |
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| JP2557628B2 (ja) | リツプルフイルタ | |
| US5789965A (en) | Driver circuit | |
| JPH0241923Y2 (ja) | ||
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JPH024500Y2 (ja) | ||
| JPH0570019U (ja) | パルス幅変調電力増幅器 | |
| KR920005100Y1 (ko) | 음향 기기의 뮤팅 회로 | |
| JPH0946149A (ja) | 音声ミュート回路 | |
| JP2901679B2 (ja) | 表示装置の駆動回路 | |
| JPH0132412Y2 (ja) | ||
| JP2988155B2 (ja) | 定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |