JPH0136358Y2 - - Google Patents
Info
- Publication number
- JPH0136358Y2 JPH0136358Y2 JP3848584U JP3848584U JPH0136358Y2 JP H0136358 Y2 JPH0136358 Y2 JP H0136358Y2 JP 3848584 U JP3848584 U JP 3848584U JP 3848584 U JP3848584 U JP 3848584U JP H0136358 Y2 JPH0136358 Y2 JP H0136358Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- transistor
- circuit
- key operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案はシンセサイザーチユーナーにおけるキ
ー操作ベル音発生装置に関する。
ー操作ベル音発生装置に関する。
一般に、シンセサイザーチユーナーは第１図に
示すような構成を有する。
示すような構成を有する。
図において、１は高周波増幅器、２は混合器、
３は中間周波増幅器、４は復調器である。
３は中間周波増幅器、４は復調器である。
局部発振器５としては、電圧制御型局部発振器
が用いられ、この局部発振出力を分周器６によつ
て分周した信号と基準信号発振器７からの基準信
号をプログラマブル分周器８を通して分周（分周
比Ｎ）した信号とを位相比較器９によつて位相比
較し、この位相比較出力を低域ろ波器１０によつ
て直流電圧に変換し、この直流電圧を発振周波数
制御電圧として上記局部発振器５に供給して、フ
エーズロツクループを形成する。
が用いられ、この局部発振出力を分周器６によつ
て分周した信号と基準信号発振器７からの基準信
号をプログラマブル分周器８を通して分周（分周
比Ｎ）した信号とを位相比較器９によつて位相比
較し、この位相比較出力を低域ろ波器１０によつ
て直流電圧に変換し、この直流電圧を発振周波数
制御電圧として上記局部発振器５に供給して、フ
エーズロツクループを形成する。
受信周波数は上記プログラマブル分周器８にプ
リセツトされた内容（受信周波数に対応した選局
コード（BCDコード））によつて決定され、通常
は、選局コード発生回路１１によつて創成される
選局コードを上記プログラマブル分周器８にプリ
セツトして、分周比Ｎを変えることにより選局動
作が行なわれる。
リセツトされた内容（受信周波数に対応した選局
コード（BCDコード））によつて決定され、通常
は、選局コード発生回路１１によつて創成される
選局コードを上記プログラマブル分周器８にプリ
セツトして、分周比Ｎを変えることにより選局動
作が行なわれる。
１２は選局操作（オート／マニユアル選局、自
動掃引選局アツプ／ダウンの切換、受信周波数の
メモリー等）に対応して上記選局コード発生回路
１１およびその他の回路が対応動作をするように
制御する制御回路である。この制御回路１２にキ
ー操作回路１３からの指令信号が入力されると、
この制御回路１２から制御信号が出力され、この
制御信号によつて選局コード発生回路１１が制御
されて、キー操作に対応する。また、上記指令信
号に応じて一定の、すなわち、キー操作から選局
コード発生回路１１内で新たな選局コードが創成
され、この選局コードに対応して周波数表示の更
新が完了する時間よりも十分長いパルス幅を有す
るミユーテイング信号がミユーテイング端子１４
から出力され、このミユーテイング信号によつて
上記復調器４の出力と接地と間に接続されたスイ
ツチング回路１５（スイツチングトランジスタＱ
１）を導通させることにより、キー操作から受信
周波数および周波数表示の更新が完了するまでの
一定時間、上記復調器４の出力を接地して、ミユ
ーテイング動作を行なう。
動掃引選局アツプ／ダウンの切換、受信周波数の
メモリー等）に対応して上記選局コード発生回路
１１およびその他の回路が対応動作をするように
制御する制御回路である。この制御回路１２にキ
ー操作回路１３からの指令信号が入力されると、
この制御回路１２から制御信号が出力され、この
制御信号によつて選局コード発生回路１１が制御
されて、キー操作に対応する。また、上記指令信
号に応じて一定の、すなわち、キー操作から選局
コード発生回路１１内で新たな選局コードが創成
され、この選局コードに対応して周波数表示の更
新が完了する時間よりも十分長いパルス幅を有す
るミユーテイング信号がミユーテイング端子１４
から出力され、このミユーテイング信号によつて
上記復調器４の出力と接地と間に接続されたスイ
ツチング回路１５（スイツチングトランジスタＱ
１）を導通させることにより、キー操作から受信
周波数および周波数表示の更新が完了するまでの
一定時間、上記復調器４の出力を接地して、ミユ
ーテイング動作を行なう。
また、上記選局コード発生回路１１から出力さ
れる選局コード（BCDコード）はコード変換回
路１６によつて10進数の信号に変換され、第１の
端子群１７ａ，１７ｂ，１７ｃ…１７ｇから周波
数表示用セグメント信号Sa，Sb，Sc…Sgとして
出力され、その後、第１の駆動回路１８を通して
周波数表示器１９の受信周波数の各桁およびその
他の表示をする複数個のセグメント群２６ａ，２
６ｂ…に供給される。各セグメント信号Sa，Sb，
Sc…Sgは、受信周波数の各桁およびその他の表
示をする各セグメント群２６ａ，２６ｂ…を一定
の周期Ｔで時分割で駆動するように第３図ａに示
すような波形を有し、各セグメント信号の組合わ
せで、たとえば図示の例ではセグメント信号Sa，
Sc…の組合わせで受信周波数の10KHzの桁を表示
するセグメント群２６ａを駆動し、また、セグメ
ント信号Sb…の組合わせで受信周波数の100KHz
の桁を表示するセグメント群２６ｂを駆動する。
また、各セグメント信号Sa，Sb，Sc…Sgは時間
軸上ではその立ち上がり部と立ち下がり部で重な
りあつている。具体的な例を挙げると、セグメン
ト出力のパルス幅を966μsに定めたとすると、各
セグメント信号間の重なり部分のパルス幅は
300μs程度のものが適当であつた。
れる選局コード（BCDコード）はコード変換回
路１６によつて10進数の信号に変換され、第１の
端子群１７ａ，１７ｂ，１７ｃ…１７ｇから周波
数表示用セグメント信号Sa，Sb，Sc…Sgとして
出力され、その後、第１の駆動回路１８を通して
周波数表示器１９の受信周波数の各桁およびその
他の表示をする複数個のセグメント群２６ａ，２
６ｂ…に供給される。各セグメント信号Sa，Sb，
Sc…Sgは、受信周波数の各桁およびその他の表
示をする各セグメント群２６ａ，２６ｂ…を一定
の周期Ｔで時分割で駆動するように第３図ａに示
すような波形を有し、各セグメント信号の組合わ
せで、たとえば図示の例ではセグメント信号Sa，
Sc…の組合わせで受信周波数の10KHzの桁を表示
するセグメント群２６ａを駆動し、また、セグメ
ント信号Sb…の組合わせで受信周波数の100KHz
の桁を表示するセグメント群２６ｂを駆動する。
また、各セグメント信号Sa，Sb，Sc…Sgは時間
軸上ではその立ち上がり部と立ち下がり部で重な
りあつている。具体的な例を挙げると、セグメン
ト出力のパルス幅を966μsに定めたとすると、各
セグメント信号間の重なり部分のパルス幅は
300μs程度のものが適当であつた。
一方、クロツクパルス発生回路２０からは上記
セグメント信号Sa，Sb，Sc…Sgにそれぞれ同期
した複数（本例では７つ）の負のパルス列が出力
され、これが第２の端子群２１ａ，２１ｂ，２１
ｃ…２１ｇからデジツト信号Da，Db，Dc…Dg
（第３図ｂ）として出力され、その後、第２の駆
動回路２２を通して上記周波数表示器１９に供給
される。このデジツト信号Da，Db，Dc…Dgは
上記セグメント信号Sa，Sb，Sc…Sgと同期し
て、各セグメント群２６ａ，２６ｂ…を時分割で
駆動するためのものである。
セグメント信号Sa，Sb，Sc…Sgにそれぞれ同期
した複数（本例では７つ）の負のパルス列が出力
され、これが第２の端子群２１ａ，２１ｂ，２１
ｃ…２１ｇからデジツト信号Da，Db，Dc…Dg
（第３図ｂ）として出力され、その後、第２の駆
動回路２２を通して上記周波数表示器１９に供給
される。このデジツト信号Da，Db，Dc…Dgは
上記セグメント信号Sa，Sb，Sc…Sgと同期し
て、各セグメント群２６ａ，２６ｂ…を時分割で
駆動するためのものである。
なお、制御回路１２、選局コード発生回路１
１、コード変換回路１６などは、各回路間のタイ
ミング調整、制御などのために相互に関連してお
り、これらのタイミング調整、制御および各回路
から出力される信号（制御信号、ミユーテイング
信号など）はいわゆるマイクロコンピユータによ
つて創成することができ、また、基準信号発振器
７、プログラマブル分周器８、位相比較器９、選
局コード発生器１１、制御回路１２、コード変換
回路１６およびクロツクパルス発生回路２０は、
シンセサイザー用コントロールICとして１つの
パツケージに組込むこともでき、この場合、マイ
クロコンピユータとの併用もできる。
１、コード変換回路１６などは、各回路間のタイ
ミング調整、制御などのために相互に関連してお
り、これらのタイミング調整、制御および各回路
から出力される信号（制御信号、ミユーテイング
信号など）はいわゆるマイクロコンピユータによ
つて創成することができ、また、基準信号発振器
７、プログラマブル分周器８、位相比較器９、選
局コード発生器１１、制御回路１２、コード変換
回路１６およびクロツクパルス発生回路２０は、
シンセサイザー用コントロールICとして１つの
パツケージに組込むこともでき、この場合、マイ
クロコンピユータとの併用もできる。
以上がシンセサイザーチユーナーの基本的な構
成であるが、キー操作回路１３を操作した場合、
その結果のみが周波数表示器１９に表示されるだ
けであるから、キー操作の確認が十分ではなく、
商品価値の点で劣つていた。このような欠点を解
決する手段として、キー操作と同時にベル音を発
生させてキー操作の確認を容易にすることが考え
られるが、この場合、キー操作に同期してベル音
を発生するベル音発生回路を新たに付加しなけれ
ばならず、また、そのためのカスタムICを新た
に製作するにしても、その製作費（マスク、最小
ロツト数など）、納期などの点で結局著しく高価
になる欠点があつた。
成であるが、キー操作回路１３を操作した場合、
その結果のみが周波数表示器１９に表示されるだ
けであるから、キー操作の確認が十分ではなく、
商品価値の点で劣つていた。このような欠点を解
決する手段として、キー操作と同時にベル音を発
生させてキー操作の確認を容易にすることが考え
られるが、この場合、キー操作に同期してベル音
を発生するベル音発生回路を新たに付加しなけれ
ばならず、また、そのためのカスタムICを新た
に製作するにしても、その製作費（マスク、最小
ロツト数など）、納期などの点で結局著しく高価
になる欠点があつた。
本考案はこのような従来欠点を改良したもの
で、以下図において説明する。図中、第１図の従
来例と同等部分については同一符号を付し、その
説明は省略する。
で、以下図において説明する。図中、第１図の従
来例と同等部分については同一符号を付し、その
説明は省略する。
第２図において説明すると、コレクタを接地し
たPNPトランジスタ２３のエミツタを負荷抵抗
２４を介してミユーテイング端子１４に接続し、
上記トランジスタ２３のエミツタ・コレクタ間に
スピーカー２５を接続するとともに、このトラン
ジスタ２３のベースに、このベースに対して順方
向に接続された第１、第２のダイオードＤ１，Ｄ
２を介して第２の端子群２１ａ，２１ｂ，２１ｃ
…２１ｇのうち所定の、たとえば端子２１ｂ，２
１ｃに接続した構成である。
たPNPトランジスタ２３のエミツタを負荷抵抗
２４を介してミユーテイング端子１４に接続し、
上記トランジスタ２３のエミツタ・コレクタ間に
スピーカー２５を接続するとともに、このトラン
ジスタ２３のベースに、このベースに対して順方
向に接続された第１、第２のダイオードＤ１，Ｄ
２を介して第２の端子群２１ａ，２１ｂ，２１ｃ
…２１ｇのうち所定の、たとえば端子２１ｂ，２
１ｃに接続した構成である。
次に、以上の構成の動作について説明する。
定常受信状態から、キー操作回路１３のたとえ
ば自動掃引選局キー（アツプまたはダウン）を押
すと、このキーに対応する、たとえばセグメント
信号Sb，Scの重なり部分から第３図ｃに示すよ
うな指令信号が取り込まれ、この指令信号が制御
回路１２に入力される。制御回路１２からは選局
コード発生回路１１の内容選局コード）を順次段
階的に変化させるための制御信号が出力され、こ
の制御信号によつて自動掃引選局状態になり、そ
れに伴つて周波数表示器１９の周波数表示も自動
掃引方向へ順次変化する。
ば自動掃引選局キー（アツプまたはダウン）を押
すと、このキーに対応する、たとえばセグメント
信号Sb，Scの重なり部分から第３図ｃに示すよ
うな指令信号が取り込まれ、この指令信号が制御
回路１２に入力される。制御回路１２からは選局
コード発生回路１１の内容選局コード）を順次段
階的に変化させるための制御信号が出力され、こ
の制御信号によつて自動掃引選局状態になり、そ
れに伴つて周波数表示器１９の周波数表示も自動
掃引方向へ順次変化する。
一方、制御回路１２からは上記指令信号をトリ
ガーとして第３図ｄに示すようなミユーテイング
信号が出力され、負荷抵抗２４を介してトランジ
スタ２３およびスピーカー２５に供給されてい
る。また、トランジスタ２３のベースにはデジツ
ト信号Db，Dcが第１、第２のダイオードＤ１，
Ｄ２を介して入力される。このため、トランジス
タ２３は上記デジツト信号Db，Dc毎に導通し、
スピーカー２５の正側端子を接地するから、スピ
ーカー２５の両端には第３図ｅに示すような断続
的な電圧（電流）が供給され、したがつて、スピ
ーカー２５からベル音が発生する。
ガーとして第３図ｄに示すようなミユーテイング
信号が出力され、負荷抵抗２４を介してトランジ
スタ２３およびスピーカー２５に供給されてい
る。また、トランジスタ２３のベースにはデジツ
ト信号Db，Dcが第１、第２のダイオードＤ１，
Ｄ２を介して入力される。このため、トランジス
タ２３は上記デジツト信号Db，Dc毎に導通し、
スピーカー２５の正側端子を接地するから、スピ
ーカー２５の両端には第３図ｅに示すような断続
的な電圧（電流）が供給され、したがつて、スピ
ーカー２５からベル音が発生する。
なお、上記の構成において、トランジスタ２３
のベースに入力されるデジツト信号を１または複
数個適当に選ぶことにより、スピーカー２５から
のベル音の周波数および音色を自由に設定するこ
とができる。
のベースに入力されるデジツト信号を１または複
数個適当に選ぶことにより、スピーカー２５から
のベル音の周波数および音色を自由に設定するこ
とができる。
以上のように、本考案は、シンセサイザーチユ
ーナーにおいて、キー操作時に出力されるミユー
テイング信号を周波数表示器を時分割駆動するデ
ジツト信号によつて断続して、スピーカーに供給
することによりベル音を発生するように構成した
ので、従来のシンセサイザーチユーナーに数個の
電子部品を付加するだけでベル音発生装置を実現
でき、安価である工業的利点を有するのみなら
ず、商品価値も増大する利点を有する。
ーナーにおいて、キー操作時に出力されるミユー
テイング信号を周波数表示器を時分割駆動するデ
ジツト信号によつて断続して、スピーカーに供給
することによりベル音を発生するように構成した
ので、従来のシンセサイザーチユーナーに数個の
電子部品を付加するだけでベル音発生装置を実現
でき、安価である工業的利点を有するのみなら
ず、商品価値も増大する利点を有する。
第１図は従来のシンセサイザーチユーナーの基
本的な構成を示す図、第２図は本考案のキー操作
ベル音発生装置の構成を示す図、第３図は同、説
明図である。 １３……キー操作回路、１９……周波数表示
器、２０……クロツクパルス発生回路、２３……
トランジスタ、２５……スピーカー。
本的な構成を示す図、第２図は本考案のキー操作
ベル音発生装置の構成を示す図、第３図は同、説
明図である。 １３……キー操作回路、１９……周波数表示
器、２０……クロツクパルス発生回路、２３……
トランジスタ、２５……スピーカー。
Claims (1)
- 【実用新案登録請求の範囲】 電圧制御型局部発振器の局部発振出力信号を周
波数降逓した信号と基準信号をプログラマブル分
周器を通して分周した信号とを位相比較し、当該
位相比較出力により上記電圧制御型局部発振器の
局部発振周波数を制御するとともに、上記プログ
ラマブル分周器の分周比を変化させることにより
受信周波数を決定するようにしたシンセサイザー
チユーナーにおいて、 (イ) キー操作回路１３。 (ロ) 当該キー操作回路１３からの指令信号に応じ
てミユーテイング信号を出力する制御回路１
２。 (ハ) 受信周波数の各桁およびその他の表示をする
複数個のセグメント群を有する周波数表示器１
９。 (ニ) 当該周波数表示器１９の各セグメント群を時
分割駆動する複数個のパルス列からなるデジツ
ト信号Da，Db，Dc…Dgを出力するクロツク
パルス発生回路２０。 (ホ) 上記ミユーテイング信号が供給されるトラン
ジスタ２３。 (ヘ) 当該トランジスタ２３と並列に接続され、上
記ミユーテイング信号が供給されるスピーカー
２５。 とからなり、上記トランジスタ２３を上記デジツ
ト信号Da，Db，Dc…Dgのうち１または複数個
のデジツト信号により制御して、オン、オフさせ
ることを特徴とするキー操作音発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3848584U JPS60150826U (ja) | 1984-03-17 | 1984-03-17 | キ−操作ベル音発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3848584U JPS60150826U (ja) | 1984-03-17 | 1984-03-17 | キ−操作ベル音発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60150826U JPS60150826U (ja) | 1985-10-07 |
| JPH0136358Y2 true JPH0136358Y2 (ja) | 1989-11-06 |
Family
ID=30545540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3848584U Granted JPS60150826U (ja) | 1984-03-17 | 1984-03-17 | キ−操作ベル音発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150826U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0424663Y2 (ja) * | 1987-03-12 | 1992-06-11 |
-
1984
- 1984-03-17 JP JP3848584U patent/JPS60150826U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60150826U (ja) | 1985-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370797A2 (en) | Radio receiver | |
| US4061980A (en) | Radio receiver with plural converters and frequency control | |
| JPS624898B2 (ja) | ||
| US4521744A (en) | Tuning apparatus of phase-locked loop type | |
| US4305157A (en) | Tuning circuit using a phase-locked loop | |
| US5008955A (en) | Receivers with microcomputer controlled tuning | |
| JPH0136358Y2 (ja) | ||
| JPS625492B2 (ja) | ||
| EP0325394A2 (en) | Transmitter having PLL circuit | |
| US4070626A (en) | Radio telephone with channel switch | |
| US4466127A (en) | Entry apparatus of digital value in memory | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPH0715321A (ja) | 分周用回路装置 | |
| JPS6032369B2 (ja) | 多重バンドラジオ受信機 | |
| US4204169A (en) | Muting circuit in an electronic tuning type receiver | |
| JPS5936449B2 (ja) | ラジオ受信機のデジタル値設定装置 | |
| JPS6242535B2 (ja) | ||
| JPH0653826A (ja) | クロック同期装置 | |
| JP2557739B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR930002127B1 (ko) | 전 채널 패턴 제너레이터 | |
| EP0009617A1 (en) | Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver | |
| JPS60136427A (ja) | 電子同調式カ−ラジオの同調方式 | |
| JPS5813638Y2 (ja) | 短波帯の受信を容易にしたｐｌｌ周波数シンセサイザ受信機 | |
| JP2790121B2 (ja) | 受信機 | |
| JPS59823Y2 (ja) | 受信機 |