JPH0136743B2 - - Google Patents

Info

Publication number
JPH0136743B2
JPH0136743B2 JP56139456A JP13945681A JPH0136743B2 JP H0136743 B2 JPH0136743 B2 JP H0136743B2 JP 56139456 A JP56139456 A JP 56139456A JP 13945681 A JP13945681 A JP 13945681A JP H0136743 B2 JPH0136743 B2 JP H0136743B2
Authority
JP
Japan
Prior art keywords
violation
output
adder
delay circuit
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56139456A
Other languages
Japanese (ja)
Other versions
JPS5842344A (en
Inventor
Shinichi Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56139456A priority Critical patent/JPS5842344A/en
Priority to US06/362,944 priority patent/US4472813A/en
Priority to DE8282102645T priority patent/DE3261904D1/en
Priority to EP82102645A priority patent/EP0061764B1/en
Publication of JPS5842344A publication Critical patent/JPS5842344A/en
Publication of JPH0136743B2 publication Critical patent/JPH0136743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は多値データ伝送方式に関し、とくに
(1、0、−1)型パーシヤルレスポンス方式(又
はクラスのパーシヤルレスポンス方式)に関
し、特にパーシヤルレスポンス伝送における二次
情報の同時伝送を行なう符号化方式に関する。 上記のような同時伝送方式における二次情報に
は、警報、各種対局コマンド、管理情報等一般に
低速の状態情報が考えられる。このような冗長度
を有する符号を用いてデータ伝送を行なう場合、
この符号化の規則を意図的に犯すことによつて上
記二次情報を伝送する方法については、すでに
AMI(Alternate Mark Inversion)符号化にお
けるバイオレーシヨンによつて制御情報を送る例
が知られている。 さてクラスパーシヤル・レスポンス符号は2
系列のAMI符号をインタリーブしたものである
から、上記バイオレーシヨンによつて二次情報の
伝送は可能である。一方クラスパーシヤル・レ
スポンス符号の冗長度を用いてデータ伝送中の符
号誤りを常時監視することが出来るが、これには
伝送誤りによつて生ずる符号化規則のバイオレー
シヨンを検出する方法が用いられる。従つて符号
化規則のバイオレーシヨンによる二次情報の伝送
と符号誤りの監視とは従来は両立しないとされて
いた。 したがつて本発明の目的はクラスパーシヤ
ル・レスポンス符号伝送において、符号誤りの常
時監視を行ないつつ二次情報の伝送を可能にする
方式を提供することにある。 本発明は上記の目的を達成するために、通常の
伝送路誤りの場合、誤り率がそれほど大きくない
ときは2ケ以上続けてバイオレーシヨンが起るこ
とは殆んどないことに着目し、バイオレーシヨン
を2ケ連続して起させるような操作を行うことに
より二次情報の伝送と符号誤りの監視を両立させ
るようにしたものである。 本発明によれば、クラスパーシヤル・レスポ
ンス符号伝送の符号化方式において、送信側では
プリコーダの所定のビツトパターンに対し符号化
規則バイオレーシヨンを与える機能を有し、受信
側では累和による符号化規則のバイオレーシヨン
検出器を備え、該検出器の出力に単独のバイオレ
ーシヨンが得られたときは伝送路符号誤りと見做
し、また1ビツトを間において2ケの連続するバ
イオレーシヨンが現れたときは前記送信側で行な
つたバイオレーシヨン操作と判断する機能を備え
たことを特徴とする符号化方式が得られる。 次に図面を参照して本発明を詳細に説明する。 第1図はクラスパーシヤル・レスポンス符号
を説明するための図である。第1図において、4
はmod Nの加算器(+)、5は減算器(Σ)、6
は1シンボル遅延素子(T)をそれぞれあらわし
ている。そして入力のN進符号系列aoと中間のN
進符号系列boと出力の符号系列coとの間には bo=ao+bo-2(+はmod Nの加算) …(1) co=bo−bo-2 0ao、boN−1 の関係がある。 第2図は受信部のバイオレーシヨン検出を説明
するための図である。第2図において、7は加算
器、8は法N判別器、9はバイオレーシヨン検出
器である。このバイオレーシヨン検出器はバイオ
レーシヨンを検出すると出力voとして1を出力
し、バイオレーシヨンを検出しないときは出力vo
として0を出力する機能を有しているが、このほ
かに受信信号Coの累和soをアルゴリズムに従つて
修正する機能をも有している。入力co′は第1図
の出力coが伝送中に誤つたものを示している。こ
のco′は法N判別器8によつて ao′=co′ …(2) のようにao′と復号される。一方累和soは so=s* o-2+co′ …(3) であらわされる。ここでバイオレーシヨン検出器
9の出力であるso *は次のようにして求める。 (i) SoNならば バイオレーシヨン検出としSo
=N−1とする。 (ii) So−1ならば バイオレーシヨン検出とし
So *=0とする。 (iii) その他は バイオレーシヨン非検出としSo *
=Soとする。 さて通常の伝送路誤りの場合、誤り率がそれ程
大きくなければ、ランダムに起る隣接レベルへの
誤りが殆どである。即ちvoが2ケ以上続けて1と
なる場合は殆どないと云つてよい。ここで「2ケ
続けて」と云う意味は、クラスパーシアル・レ
スポンス符号が本質的に2つの系列をインタリー
ブしたものであるから、vo=1且つvo+2=1が起
ることである。 本発明は上記の点に着目して、受信部のバイオ
レーシヨン検出器に「2ケ続けて」バイオレーシ
ヨンを検出させるように送信部で意図的に特徴的
なバイオレーシヨンを加えることにより、伝送路
の単独符号誤りを監視しつつ二次情報の伝送を可
能にするものである。 本発明の特徴的な点は、符号化器において系列
bo例えば Bo-6bo-4bo-2bo (i) 0X2X0X0 (ii) 1X3X0X0 …(5) であるときに出力co-4の極性を反転させるバイオ
レーシヨン操作(以下VIOL操作という)を施す
ことである。なおXはインタリーブされたもう一
方の系列であり、上記の系列boのVIOL操作には
関係しない。出力系列coのco-4にVIOL操作(こ
こでは、N=4を引く操作)を施した出力をco *
とし、Yを(bo-6−bo-8)とすると、coと操作後
の出力co *は、上記の系列boと対応させて、 ao:ZX2X2X0 ZX2X1X0 bo:0X2X0X0 1X3X0X0 co:YX2X−2X0 YX2X−3X0 ↓VIOL操作 ↓VIOL操作 co *:YX−2X−2X0 YX−2X−3X0 do:ZX2X2X0 ZX2X1X0 このようにバイオレーシヨンを起すと、これに
よるdoの符号誤りは生せず、前述の累和によるバ
イオレーシヨン検出器(第2図の9)によつて
「2ケ続けて」バイオレーシヨンが検出されるの
で、これを伝送誤りから区別して送信側の意図を
知ることができる、即ち低速の二次情報の送信が
可能となる。 なお、前記の例において、Coの累和とCo *の累
和を比較して、Co *の累和の場合「2ケ続けて」
バイオレーシヨンが検出されることを示す。 Co YY2X−2X0 YX2X−3X0 So 0X2X0X0 1X3X0X0Vo 0X0X0X0 0X0X0X0 Co * YX−2X−2X0 YX−2X−3X0 So 0X−2X−2X0 1X−1X−3X0 So * 0X0X0X0 1X0X0X0 Vo 0X1X1X0 0X1X1X0 このように、送信部ではboの系列として上記の
ような…0X2X0X0又は1X3X0X0…が現れたとき
意図的にCo-4の極性を反転させるバイオレーシヨ
ンを加える操作を行なえばよい。また、伝送符号
{ao}がランダム化されている場合、boのこのよ
うな系列はある確率で発生する。 なお、So系列中の誤りが回路9により修正され
ると、Soは、VIOL操作がなかつたときと同じ系
列に時間の経過とともに一致する。このことは、
boの系列として0X2X0X0のときの下記のSoとSo
の系列から明らかである。なお、各シンボルao
Soは0に全て初期化されている。
The present invention relates to multi-level data transmission systems, and in particular to (1, 0, -1) type partial response systems (or class partial response systems), and particularly to codes for simultaneous transmission of secondary information in partial response transmission. Regarding the conversion method. Secondary information in the simultaneous transmission system as described above generally includes low-speed status information such as warnings, various game commands, and management information. When transmitting data using codes with such redundancy,
We have already discussed how to transmit the above secondary information by intentionally violating this encoding rule.
An example of transmitting control information using a violation in AMI (Alternate Mark Inversion) encoding is known. Now, the class partial response code is 2
Since the AMI codes of the series are interleaved, it is possible to transmit secondary information through the above violation. On the other hand, code errors during data transmission can be constantly monitored using the redundancy of class partial response codes, but this method uses a method to detect violations of coding rules caused by transmission errors. It will be done. Therefore, it has conventionally been thought that transmission of secondary information due to violation of encoding rules and monitoring of code errors are incompatible. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a system that enables transmission of secondary information while constantly monitoring code errors in class partial response code transmission. In order to achieve the above object, the present invention focuses on the fact that in the case of normal transmission path errors, when the error rate is not so large, two or more violations rarely occur in a row, By performing an operation that causes two consecutive violations, it is possible to simultaneously transmit secondary information and monitor code errors. According to the present invention, in the encoding system for class partial response code transmission, the transmitting side has a function of giving encoding rule violation to a predetermined bit pattern of the precoder, and the receiving side If a single violation is detected in the output of the detector, it is assumed to be a transmission line code error, and two consecutive violations are detected with one bit in between. This provides an encoding system characterized by having a function of determining that when a violation occurs, it is a violation operation performed on the transmitting side. Next, the present invention will be explained in detail with reference to the drawings. FIG. 1 is a diagram for explaining a class partial response code. In Figure 1, 4
is mod N adder (+), 5 is subtractor (Σ), 6
each represents a 1-symbol delay element (T). Then, the input N-ary code sequence a o and the intermediate N
Between the base code sequence b o and the output code sequence c o , b o = a o + b o-2 (+ is the addition of mod N)...(1) c o = b o −b o-2 0 a o , b o N-1. FIG. 2 is a diagram for explaining violation detection in the receiving section. In FIG. 2, 7 is an adder, 8 is a modulo-N discriminator, and 9 is a violation detector. This violation detector outputs 1 as the output v o when it detects a violation, and outputs 1 as the output v o when it does not detect a violation.
It has a function of outputting 0 as 0, but it also has a function of correcting the cumulative sum s o of the received signal C o according to an algorithm. Input c o ' indicates that output c o of FIG. 1 has been erroneously transmitted. This c o ′ is decoded by the modulo-N discriminator 8 as a o ′ as a o ′=c o ′ (2 ) . On the other hand, the cumulative sum s o is expressed as s o = s * o-2 + c o ′...(3). Here, s o * , which is the output of the violation detector 9, is determined as follows. (i) If S o N, violation is detected S o
* =N-1. (ii) If S o −1, violation is detected.
Let S o * =0. (iii) Others are considered to be non-violation detection S o *
=S o . Now, in the case of normal transmission path errors, if the error rate is not so large, most errors occur randomly and occur at adjacent levels. In other words, it can be said that there are almost no cases where vo becomes 1 for two or more consecutive times. The meaning of "two in a row" here is that the class partial response code is essentially an interleaving of two sequences, so v o = 1 and v o +2 = 1 occur. be. Focusing on the above points, the present invention intentionally adds a characteristic violation in the transmitting section so that the violation detector in the receiving section detects two violations in a row. , it is possible to transmit secondary information while monitoring single code errors on the transmission path. The characteristic point of the present invention is that the encoder
For example, a violation operation (hereinafter referred to as VIOL) that inverts the polarity of the output c o -4 when B o-6 b o-4 b o-2 b o It is called "operation". Note that X is the other interleaved series and is not related to the above VIOL operation of series b o . The output obtained by applying the VIOL operation (in this case, subtracting N = 4) to c o-4 of the output series c o is c o *
If Y is (b o-6b o-8 ), c o and the output c o * after the operation correspond to the above series b o , a o : ZX2X2X0 ZX2X1X0 b o : 0X2X0X0 1X3X0X0 c o :YX2X−2X0 YX2X−3X0 ↓VIOL operation ↓VIOL operation c o * :YX−2X−2X0 YX−2X−3X0 d o :ZX2X2X0 ZX2X1X0 When a violation occurs in this way, the sign of d o due to this No error occurs, and the violation detector (9 in Figure 2) that uses cumulative sum as described above detects two violations in a row. In other words, it becomes possible to transmit low-speed secondary information. In addition, in the above example, when comparing the cumulative sum of C o and the cumulative sum of C o * , in the case of the cumulative sum of C o * , it is determined that "two digits in a row"
Indicates that a violation is detected. C o YY2X−2X0 YX2X−3X0 S o 0X2X0X0 1X3X0X0 V o 0X0X0X0 0X0X0X0 C o * YX−2X−2X0 YX−2X−3X0 S o 0X−2X−2X0 1X−1X−3X0 S o * 0X0X0X0 1X0X0X0 V o 0X1X1 X0 0X1X1X0 In this way, in the transmitting section, when the above-described 0X2X0X0 or 1X3X0X0... appears as the b o series, an operation may be performed to intentionally add a violation to reverse the polarity of C o-4 . Furthermore, if the transmission code {a o } is randomized, such a sequence of b o will occur with a certain probability. Note that when the error in the S o sequence is corrected by the circuit 9, S o matches the same sequence over time as it would have been without the VIOL operation. This means that
The following S o and S o when 0X2X0X0 as the series of b o
It is clear from the series. In addition, each symbol a o ~
All S o are initialized to 0.

【表】 このようなboの系列としては他に、3X1X3X3
または2X0X3X3がある。
[Table] Other such b o series include 3X1X3X3
Or there is 2X0X3X3.

【表】 この場合、系列co上で2を−2に、−2を2に
変えるバイオレーシヨン操作である。 他に3→−1、1→−3、−1→3、−3→1な
るバイオレーシヨン操作があり、これら全てを、
系列bo、バイオレーシヨン操作後の系列coならび
に系列soについてまとめると表1のようになる。 なお、表1において、Soの系列の最初のもの
は、ランニングサムをとるとき、途中で+3以上
の値が現われバイオレーシヨン検出とならない値
に、トライアルアンドエラー方式により求めたも
のである。
[Table] In this case, it is a violation operation that changes 2 to -2 and -2 to 2 on series c o . There are other violation operations such as 3→-1, 1→-3, -1→3, and -3→1.
Table 1 summarizes the series b o , the series c o after the violation operation, and the series s o . In Table 1, the first S o series is determined by a trial-and-error method to ensure that when a running sum is taken, a value of +3 or more does not appear and a violation is not detected.

【表】 以上述べたように多値パーシアル・レスポンス
符号化方式で、特定のboが発生したときに、出力
系列の1シンボルを法Nで変更操作し、受信部の
バイオレーシヨン検出器に相続く2ケのバイオレ
ーシヨンを特徴的に検出せしめることにより、符
号誤りなく状態信号等を同時伝送することが可能
となる。 第3図は本発明の送信部の構成を示す。図にお
いて、送信部は、従来の多値クラスパーシア
ル・レスポンス符号化器10と、バイオレーシヨ
ン発生器20とから構成されている。参照数字1
1,13および14はそれぞれ多値送信符号、伝
送路送出符号および副情報である。第4図は本発
明の受信部の構成を示す。図において、受信部
は、従来のバイオレーシヨン検出器30と、相続
く2ケのバイオレーシヨン識別器40と、法Nの
復号器50とから構成されている主データ信号出
力である。 本発明ではさらに、系列soにおける相続くバイ
オレーシヨンのパターン(表1参照)を何種かに
類別すれば多種の副情報を区別して伝送すること
も可能である。
[Table] As described above, in the multilevel partial response coding method, when a specific b o occurs, one symbol of the output sequence is changed modulo N, and the violation detector in the receiver By characteristically detecting two consecutive violations, it becomes possible to simultaneously transmit status signals and the like without code errors. FIG. 3 shows the configuration of the transmitter of the present invention. In the figure, the transmitting section is composed of a conventional multilevel class partial response encoder 10 and a violation generator 20. Reference number 1
1, 13, and 14 are a multilevel transmission code, a transmission line transmission code, and sub information, respectively. FIG. 4 shows the configuration of the receiving section of the present invention. In the figure, the receiving section is a main data signal output consisting of a conventional violation detector 30, two consecutive violation discriminators 40, and a modulo-N decoder 50. Furthermore, in the present invention, by classifying the successive violation patterns in the sequence so (see Table 1) into several types, it is possible to distinguish and transmit various types of sub-information.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および2図は多値クラスパーシアルレ
スポンス符号化方式を説明する図、第3図および
第4図は本発明の一実施例を説明するための送信
部および受信部のブロツク図である。第3図およ
び第4図において、 10……パーシヤルレスポンス符号化器、20
……バイオレーシヨン発生器、30……バイオレ
ーシヨン検出器、40……識別器。
FIGS. 1 and 2 are diagrams for explaining a multi-level class partial response encoding method, and FIGS. 3 and 4 are block diagrams of a transmitting section and a receiving section for explaining an embodiment of the present invention. . In FIGS. 3 and 4, 10...partial response encoder, 20
...Violation generator, 30...Violation detector, 40...Discriminator.

Claims (1)

【特許請求の範囲】[Claims] 1 Nを3以上の整数とするとき前記N種のシン
ボルのモジユロNを求める第1の加算器と、この
第1の加算器の出力に2シンボル時刻分の遅延を
与える第1の遅延回路と、この第1の遅延回路の
出力を前記第1の加算器に供給する手段と、前記
第1の加算器の出力と前記第1の遅延回路の出力
との差を求める減算器とを含む送信部と、送信部
からの受信信号と累和信号とを加算する第2の加
算器と、この第2の加算器の出力が前記Nより大
または負のとき前記第2の加算器の出力をそれぞ
れN−1または0に修正するとともにバイオレー
シヨンありを示す信号を出力するバイオレーシヨ
ン検出器と、この検出器の出力を2シンボル遅延
して前記累和信号として出力する第2の遅延回路
とを含む受信部とを有する1、0、−1型パーシ
ヤルレスポンス方式符号化方式において、送信側
において前記モジユロNを求める加算器の出力
に、複数のシンボルからなり1シンボルおきに設
定された特定パターンが現れたとき、前記特定パ
ターンの特定の位置のシンボルの値を所定の値に
変更することにより前記符号化則を1回破るよう
バイオレーシヨン操作を行い、受信部において、
前記検出器が前記バイオレーシヨンを連続して2
回検出したとき前記送信側においてバイオレーシ
ヨンが与えられたものと判定するようにしたこと
を特徴とする符号化方式。
1 a first adder that calculates modulo N of the N symbols when N is an integer of 3 or more, and a first delay circuit that delays the output of the first adder by two symbol times. , means for supplying the output of the first delay circuit to the first adder, and a subtracter for determining the difference between the output of the first adder and the output of the first delay circuit. a second adder for adding the received signal from the transmitter and the sum signal; and an output of the second adder when the output of the second adder is greater than N or negative. A violation detector that outputs a signal indicating the presence of violation while correcting it to N-1 or 0, respectively, and a second delay circuit that delays the output of this detector by two symbols and outputs it as the cumulative sum signal. In a 1, 0, -1 type partial response encoding system having a receiving section including When a specific pattern appears, a violation operation is performed to violate the encoding rule once by changing the value of a symbol at a specific position of the specific pattern to a predetermined value, and in the receiving section,
The detector detects two violations in succession.
An encoding method characterized in that when a violation is detected, it is determined that a violation has occurred on the transmitting side.
JP56139456A 1981-03-30 1981-09-04 Coding system Granted JPS5842344A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56139456A JPS5842344A (en) 1981-09-04 1981-09-04 Coding system
US06/362,944 US4472813A (en) 1981-03-30 1982-03-29 Transmission system for intentionally violating a class IV partial response code to distinguish subsidiary signals from an error
DE8282102645T DE3261904D1 (en) 1981-03-30 1982-03-29 Transmission system of a class iv partial response code
EP82102645A EP0061764B1 (en) 1981-03-30 1982-03-29 Transmission system of a class iv partial response code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56139456A JPS5842344A (en) 1981-09-04 1981-09-04 Coding system

Publications (2)

Publication Number Publication Date
JPS5842344A JPS5842344A (en) 1983-03-11
JPH0136743B2 true JPH0136743B2 (en) 1989-08-02

Family

ID=15245632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56139456A Granted JPS5842344A (en) 1981-03-30 1981-09-04 Coding system

Country Status (1)

Country Link
JP (1) JPS5842344A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684185B2 (en) * 2006-08-15 2011-05-18 富士通株式会社 Communications system

Also Published As

Publication number Publication date
JPS5842344A (en) 1983-03-11

Similar Documents

Publication Publication Date Title
CA1119303A (en) Transmission and/or recording of digital signals
GB1578635A (en) Dc free encoding for data transmission system
JP2621884B2 (en) Communication method and encoding device
JPH04233843A (en) Improved pattern matching circuit
JP2597872B2 (en) Block synchronization method
US4503546A (en) Pulse signal transmission system
US4003020A (en) Digital signal transmission
US5038351A (en) Coded mark inversion block synchronization circuit
JPH0136743B2 (en)
JPS6029068A (en) Transmission error detection system
JPH0131744B2 (en)
EP0359265B1 (en) Zero string error detection circuit
US4530094A (en) Coding for odd error multiplication in digital systems with differential coding
JPS60213150A (en) Code system
JPH0124386B2 (en)
KR100358353B1 (en) Running disparity error detecting apparatus and method
RU1793553C (en) Device for transmitting and receiving instructions of speed matching
JPS6340509B2 (en)
JP2566939B2 (en) Transmission equipment
US3479643A (en) Error correcting and error detecting recording apparatus
JPS60137158A (en) Code error correcting circuit
JPS6340384B2 (en)
JPS62216553A (en) Transmitting prevention system for prohibiting pattern
JPS61281736A (en) Coding system
CN121173316A (en) High error correction capability coding and decoding method and system based on Reed-Solomon code list decoding and algebraic manipulation codes