JPH0136743B2 - - Google Patents

Info

Publication number
JPH0136743B2
JPH0136743B2 JP56139456A JP13945681A JPH0136743B2 JP H0136743 B2 JPH0136743 B2 JP H0136743B2 JP 56139456 A JP56139456 A JP 56139456A JP 13945681 A JP13945681 A JP 13945681A JP H0136743 B2 JPH0136743 B2 JP H0136743B2
Authority
JP
Japan
Prior art keywords
violation
output
adder
delay circuit
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56139456A
Other languages
English (en)
Other versions
JPS5842344A (ja
Inventor
Shinichi Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56139456A priority Critical patent/JPS5842344A/ja
Priority to EP82102645A priority patent/EP0061764B1/en
Priority to US06/362,944 priority patent/US4472813A/en
Priority to DE8282102645T priority patent/DE3261904D1/de
Publication of JPS5842344A publication Critical patent/JPS5842344A/ja
Publication of JPH0136743B2 publication Critical patent/JPH0136743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
本発明は多値データ伝送方式に関し、とくに
(1、0、−1)型パーシヤルレスポンス方式(又
はクラスのパーシヤルレスポンス方式)に関
し、特にパーシヤルレスポンス伝送における二次
情報の同時伝送を行なう符号化方式に関する。 上記のような同時伝送方式における二次情報に
は、警報、各種対局コマンド、管理情報等一般に
低速の状態情報が考えられる。このような冗長度
を有する符号を用いてデータ伝送を行なう場合、
この符号化の規則を意図的に犯すことによつて上
記二次情報を伝送する方法については、すでに
AMI(Alternate Mark Inversion)符号化にお
けるバイオレーシヨンによつて制御情報を送る例
が知られている。 さてクラスパーシヤル・レスポンス符号は2
系列のAMI符号をインタリーブしたものである
から、上記バイオレーシヨンによつて二次情報の
伝送は可能である。一方クラスパーシヤル・レ
スポンス符号の冗長度を用いてデータ伝送中の符
号誤りを常時監視することが出来るが、これには
伝送誤りによつて生ずる符号化規則のバイオレー
シヨンを検出する方法が用いられる。従つて符号
化規則のバイオレーシヨンによる二次情報の伝送
と符号誤りの監視とは従来は両立しないとされて
いた。 したがつて本発明の目的はクラスパーシヤ
ル・レスポンス符号伝送において、符号誤りの常
時監視を行ないつつ二次情報の伝送を可能にする
方式を提供することにある。 本発明は上記の目的を達成するために、通常の
伝送路誤りの場合、誤り率がそれほど大きくない
ときは2ケ以上続けてバイオレーシヨンが起るこ
とは殆んどないことに着目し、バイオレーシヨン
を2ケ連続して起させるような操作を行うことに
より二次情報の伝送と符号誤りの監視を両立させ
るようにしたものである。 本発明によれば、クラスパーシヤル・レスポ
ンス符号伝送の符号化方式において、送信側では
プリコーダの所定のビツトパターンに対し符号化
規則バイオレーシヨンを与える機能を有し、受信
側では累和による符号化規則のバイオレーシヨン
検出器を備え、該検出器の出力に単独のバイオレ
ーシヨンが得られたときは伝送路符号誤りと見做
し、また1ビツトを間において2ケの連続するバ
イオレーシヨンが現れたときは前記送信側で行な
つたバイオレーシヨン操作と判断する機能を備え
たことを特徴とする符号化方式が得られる。 次に図面を参照して本発明を詳細に説明する。 第1図はクラスパーシヤル・レスポンス符号
を説明するための図である。第1図において、4
はmod Nの加算器(+)、5は減算器(Σ)、6
は1シンボル遅延素子(T)をそれぞれあらわし
ている。そして入力のN進符号系列aoと中間のN
進符号系列boと出力の符号系列coとの間には bo=ao+bo-2(+はmod Nの加算) …(1) co=bo−bo-2 0ao、boN−1 の関係がある。 第2図は受信部のバイオレーシヨン検出を説明
するための図である。第2図において、7は加算
器、8は法N判別器、9はバイオレーシヨン検出
器である。このバイオレーシヨン検出器はバイオ
レーシヨンを検出すると出力voとして1を出力
し、バイオレーシヨンを検出しないときは出力vo
として0を出力する機能を有しているが、このほ
かに受信信号Coの累和soをアルゴリズムに従つて
修正する機能をも有している。入力co′は第1図
の出力coが伝送中に誤つたものを示している。こ
のco′は法N判別器8によつて ao′=co′ …(2) のようにao′と復号される。一方累和soは so=s* o-2+co′ …(3) であらわされる。ここでバイオレーシヨン検出器
9の出力であるso *は次のようにして求める。 (i) SoNならば バイオレーシヨン検出としSo
=N−1とする。 (ii) So−1ならば バイオレーシヨン検出とし
So *=0とする。 (iii) その他は バイオレーシヨン非検出としSo *
=Soとする。 さて通常の伝送路誤りの場合、誤り率がそれ程
大きくなければ、ランダムに起る隣接レベルへの
誤りが殆どである。即ちvoが2ケ以上続けて1と
なる場合は殆どないと云つてよい。ここで「2ケ
続けて」と云う意味は、クラスパーシアル・レ
スポンス符号が本質的に2つの系列をインタリー
ブしたものであるから、vo=1且つvo+2=1が起
ることである。 本発明は上記の点に着目して、受信部のバイオ
レーシヨン検出器に「2ケ続けて」バイオレーシ
ヨンを検出させるように送信部で意図的に特徴的
なバイオレーシヨンを加えることにより、伝送路
の単独符号誤りを監視しつつ二次情報の伝送を可
能にするものである。 本発明の特徴的な点は、符号化器において系列
bo例えば Bo-6bo-4bo-2bo (i) 0X2X0X0 (ii) 1X3X0X0 …(5) であるときに出力co-4の極性を反転させるバイオ
レーシヨン操作(以下VIOL操作という)を施す
ことである。なおXはインタリーブされたもう一
方の系列であり、上記の系列boのVIOL操作には
関係しない。出力系列coのco-4にVIOL操作(こ
こでは、N=4を引く操作)を施した出力をco *
とし、Yを(bo-6−bo-8)とすると、coと操作後
の出力co *は、上記の系列boと対応させて、 ao:ZX2X2X0 ZX2X1X0 bo:0X2X0X0 1X3X0X0 co:YX2X−2X0 YX2X−3X0 ↓VIOL操作 ↓VIOL操作 co *:YX−2X−2X0 YX−2X−3X0 do:ZX2X2X0 ZX2X1X0 このようにバイオレーシヨンを起すと、これに
よるdoの符号誤りは生せず、前述の累和によるバ
イオレーシヨン検出器(第2図の9)によつて
「2ケ続けて」バイオレーシヨンが検出されるの
で、これを伝送誤りから区別して送信側の意図を
知ることができる、即ち低速の二次情報の送信が
可能となる。 なお、前記の例において、Coの累和とCo *の累
和を比較して、Co *の累和の場合「2ケ続けて」
バイオレーシヨンが検出されることを示す。 Co YY2X−2X0 YX2X−3X0 So 0X2X0X0 1X3X0X0Vo 0X0X0X0 0X0X0X0 Co * YX−2X−2X0 YX−2X−3X0 So 0X−2X−2X0 1X−1X−3X0 So * 0X0X0X0 1X0X0X0 Vo 0X1X1X0 0X1X1X0 このように、送信部ではboの系列として上記の
ような…0X2X0X0又は1X3X0X0…が現れたとき
意図的にCo-4の極性を反転させるバイオレーシヨ
ンを加える操作を行なえばよい。また、伝送符号
{ao}がランダム化されている場合、boのこのよ
うな系列はある確率で発生する。 なお、So系列中の誤りが回路9により修正され
ると、Soは、VIOL操作がなかつたときと同じ系
列に時間の経過とともに一致する。このことは、
boの系列として0X2X0X0のときの下記のSoとSo
の系列から明らかである。なお、各シンボルao
Soは0に全て初期化されている。
【表】 このようなboの系列としては他に、3X1X3X3
または2X0X3X3がある。
【表】 この場合、系列co上で2を−2に、−2を2に
変えるバイオレーシヨン操作である。 他に3→−1、1→−3、−1→3、−3→1な
るバイオレーシヨン操作があり、これら全てを、
系列bo、バイオレーシヨン操作後の系列coならび
に系列soについてまとめると表1のようになる。 なお、表1において、Soの系列の最初のもの
は、ランニングサムをとるとき、途中で+3以上
の値が現われバイオレーシヨン検出とならない値
に、トライアルアンドエラー方式により求めたも
のである。
【表】 以上述べたように多値パーシアル・レスポンス
符号化方式で、特定のboが発生したときに、出力
系列の1シンボルを法Nで変更操作し、受信部の
バイオレーシヨン検出器に相続く2ケのバイオレ
ーシヨンを特徴的に検出せしめることにより、符
号誤りなく状態信号等を同時伝送することが可能
となる。 第3図は本発明の送信部の構成を示す。図にお
いて、送信部は、従来の多値クラスパーシア
ル・レスポンス符号化器10と、バイオレーシヨ
ン発生器20とから構成されている。参照数字1
1,13および14はそれぞれ多値送信符号、伝
送路送出符号および副情報である。第4図は本発
明の受信部の構成を示す。図において、受信部
は、従来のバイオレーシヨン検出器30と、相続
く2ケのバイオレーシヨン識別器40と、法Nの
復号器50とから構成されている主データ信号出
力である。 本発明ではさらに、系列soにおける相続くバイ
オレーシヨンのパターン(表1参照)を何種かに
類別すれば多種の副情報を区別して伝送すること
も可能である。
【図面の簡単な説明】
第1図および2図は多値クラスパーシアルレ
スポンス符号化方式を説明する図、第3図および
第4図は本発明の一実施例を説明するための送信
部および受信部のブロツク図である。第3図およ
び第4図において、 10……パーシヤルレスポンス符号化器、20
……バイオレーシヨン発生器、30……バイオレ
ーシヨン検出器、40……識別器。

Claims (1)

    【特許請求の範囲】
  1. 1 Nを3以上の整数とするとき前記N種のシン
    ボルのモジユロNを求める第1の加算器と、この
    第1の加算器の出力に2シンボル時刻分の遅延を
    与える第1の遅延回路と、この第1の遅延回路の
    出力を前記第1の加算器に供給する手段と、前記
    第1の加算器の出力と前記第1の遅延回路の出力
    との差を求める減算器とを含む送信部と、送信部
    からの受信信号と累和信号とを加算する第2の加
    算器と、この第2の加算器の出力が前記Nより大
    または負のとき前記第2の加算器の出力をそれぞ
    れN−1または0に修正するとともにバイオレー
    シヨンありを示す信号を出力するバイオレーシヨ
    ン検出器と、この検出器の出力を2シンボル遅延
    して前記累和信号として出力する第2の遅延回路
    とを含む受信部とを有する1、0、−1型パーシ
    ヤルレスポンス方式符号化方式において、送信側
    において前記モジユロNを求める加算器の出力
    に、複数のシンボルからなり1シンボルおきに設
    定された特定パターンが現れたとき、前記特定パ
    ターンの特定の位置のシンボルの値を所定の値に
    変更することにより前記符号化則を1回破るよう
    バイオレーシヨン操作を行い、受信部において、
    前記検出器が前記バイオレーシヨンを連続して2
    回検出したとき前記送信側においてバイオレーシ
    ヨンが与えられたものと判定するようにしたこと
    を特徴とする符号化方式。
JP56139456A 1981-03-30 1981-09-04 符号化方式 Granted JPS5842344A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56139456A JPS5842344A (ja) 1981-09-04 1981-09-04 符号化方式
EP82102645A EP0061764B1 (en) 1981-03-30 1982-03-29 Transmission system of a class iv partial response code
US06/362,944 US4472813A (en) 1981-03-30 1982-03-29 Transmission system for intentionally violating a class IV partial response code to distinguish subsidiary signals from an error
DE8282102645T DE3261904D1 (en) 1981-03-30 1982-03-29 Transmission system of a class iv partial response code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56139456A JPS5842344A (ja) 1981-09-04 1981-09-04 符号化方式

Publications (2)

Publication Number Publication Date
JPS5842344A JPS5842344A (ja) 1983-03-11
JPH0136743B2 true JPH0136743B2 (ja) 1989-08-02

Family

ID=15245632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56139456A Granted JPS5842344A (ja) 1981-03-30 1981-09-04 符号化方式

Country Status (1)

Country Link
JP (1) JPS5842344A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684185B2 (ja) 2006-08-15 2011-05-18 富士通株式会社 通信システム

Also Published As

Publication number Publication date
JPS5842344A (ja) 1983-03-11

Similar Documents

Publication Publication Date Title
JP2621884B2 (ja) 通信方法及び符号化装置
JPH04233843A (ja) 改良されたパターンマッチング回路
JP2597872B2 (ja) ブロック同期方式
US4503546A (en) Pulse signal transmission system
US4003020A (en) Digital signal transmission
JPH0136743B2 (ja)
US3461426A (en) Error detection for modified duobinary systems
JPS6029068A (ja) 伝送誤り検出方式
JPH088561B2 (ja) Cmiブロック同期方法
JPH0131744B2 (ja)
EP0359265B1 (en) Zero string error detection circuit
US4530094A (en) Coding for odd error multiplication in digital systems with differential coding
JPS60213150A (ja) 符号方式
JPH0347613B2 (ja)
JPH0124386B2 (ja)
KR100358353B1 (ko) 러닝 디스패리티 에러 검출 장치 및 방법
RU1793553C (ru) Устройство передачи и приема команд согласовани скоростей
JPS6340509B2 (ja)
US3479643A (en) Error correcting and error detecting recording apparatus
JPS60137158A (ja) 符号誤り訂正回路
JPS6340384B2 (ja)
JPS62216553A (ja) 禁止パタ−ンの伝送防止方式
JPS61281736A (ja) 符号方式
CN121173316A (zh) 一种基于Reed-Solomon码列表译码与代数操纵码的高纠错能力编译码方法及系统
JPS61101138A (ja) フレ−ム同期方式