JPH0136907B2 - - Google Patents

Description

【発明の詳細な説明】 発明の利用分野 本発明は比較機能を有するロジツク・アナライ
ザに関する。

発明の背景 マイクロプロセツサ及びコンピユータ技術の発
展に伴い、種々の電子機器においてロジツク技術
が一般化してきた。ロジツク技術を用いた電子機
器の開発、調整及び故障修理を行なうための測定
器にはオシロスコープ、ロジツク・プローブ及び
ロジツク・アナライザ（論理分析器）等がある。
特にロジツク・アナライザは、複数チヤンネルの
入力ロジツク信号（データ）をランダム・アクセ
ス・メモリ（RAM）等の記憶手段に記憶し、こ
の記憶手段に記憶されたデータを陰極線管
（CRT等の表示手段に表示するため、トリガ信号
発生以前のデータを測定できるので、ロジツク技
術を用いた電子機器の測定に最適である。ロジツ
ク・アナライザには２つの表示モードがあり、そ
の１つはロジツク信号を信号波形として表示する
タイミング表示モードであり、他の１つは記憶し
たデータを２進、８進、16進法等のワードとして
文字（数字を含む）で表示するステート表示モー
ドである。特にステート表示モードでは表示手段
の表示領域と文字の大きさとの関係で記憶手段に
記憶された全データを表示することができず、記
憶手段の選択されたアドレス範囲のデータのみを
表示している。

従来のロジツク・アナライザは種々の機能を具
えており、その１つに比較機能（コンペア・モー
ド）がある。この機能は特にステート表示モード
において用いられ、第１及び第２記憶手段に夫々
記憶された入力ロジツク信号及び基準ロジツク信
号を共に表示手段に表示して、それらの比較を行
なうものである。従来のロジツク・アナライザ
は、この比較を容易に行なえるようにするため、
入力及び基準ロジツク信号のうち異なる部分の表
示を輝度変調または白黒反転するか、異なる部分
の表示にマーカを付加している。しかし、従来の
ロジツク・アナライザは入力ロジツク信号及び基
準ロジツク信号を全般的に比較しているため、基
準ロジツク信号の内、特に関心のある部分を入力
ロジツク信号の選択した比較範囲から識別するこ
とが困難であつた。

発明の目的 したがつて、本発明の目的は入力ロジツク信号
の選択した比較範囲の内、基準ロジツク信号の選
択した所望部分と一致する入力ロジツク信号部分
を識別するロジツク・アナライザの提供にある。

発明の概要 本発明のロジツク・アナライザによれば選択手
段により基準ロジツク信号から所望部分、例えば
所望アドレスのデータを選択すると共に、入力ロ
ジツク信号の比較範囲を選択する。選択した基準
ロジツク信号のデータのアドレスが複数の場合
は、必要に応じてアドレスの順序を入換えてもよ
い。一方、比較表示制御手段は選択された所望部
分と比較範囲内の入力ロジツク信号とを比較し、
この比較結果に応じて表示手段に表示されている
入力ロジツク信号の表示を制御する。この表示の
制御は、白黒反転（輝度反転）の他に、輝度変調
やマーカを利用する。また、入力ロジツク信号の
比較範囲の開始アドレス及び終了アドレスと、こ
の比較範囲内の入力ロジツク信号の近傍に比較範
囲内であることを示す特定の文字も表示手段に表
示される。よつて、基準ロジツク信号の内、特に
関心のある部分を入力ロジツク信号から識別でき
る。

発明の実施例 以下、本発明の好適な実施例を添付図を参照し
て説明する。

第１図は本発明の一実施例のブロツク図であ
る。プローブ１０は８個のチツプを有し、８チヤ
ンネルの入力ロジツク信号を被測定装置から検出
する。プローブ１０からの８チヤンネルのロジツ
ク信号は比較器１２に供給されて、入力ロジツク
信号のレベルは第１図の各ブロツクに適したロジ
ツク系（例えばTTL系）に変換される。比較器
１２の出力は、高速RAM等で構成された取込記
憶回路１４、並びにワード・リコグナイザ（所定
のワードを検出する回路）及びカウンタ等で構成
されたトリガ回路１６に供給される。ブロツク１
４及び１６はバス２０（データ、アドレス及び制
御バスを含む）に接続されている。スタート／ス
トツプ制御回路２２はバス２０からの命令により
記憶回路１４の記憶動作を開始させ、この記憶動
作をトリガ回路１６からの出力に応じて停止させ
る。中央処理装置（CPU）２４は例えば市販の
Z80A型マイクロプロセツサであり、比較表示制
御手段等の種々の処理手段として動作する。読出
し専用メモリ（ROM）２６はCPU２４のデータ
処理内容を記憶するフアームウエア用の記憶回路
であり、記憶手段であるRAM２８はCPU２４の
一時記憶回路として動作すると共に表示RAM領
域も含んでいる。これらCPU２４、ROM２６及
びRAM２８もバス２０に接続される。キーボー
ド３０は複数のキーを有し、所望部分の選択及び
その他の制御や入力に用いられ、バス２０に接続
される。よつてキーボード３０は選択手段として
動作する。表示制御回路３２はバス２０に接続さ
れ、RAM２８の表示RAM領域のデータに基づ
いて輝度信号、水平及び垂直走査信号を発生し
て、表示手段であるラスタ走査型CRT３４にデ
ータを表示する。クロツク・パルス発生器３６は
バス２０からの命令に応じた周波数のクロツク・
パルスをブロツク１４，１６等に供給する。尚、
ブロツク２４，２６，２８，３０のクロツク周波
数は例えば4MHz（CPU２４がZ80Aの場合）で
固定である。

入力ロジツク信号を記憶する場合、まずキーボ
ード３０によりクロツク周波数、トリガ・ワー
ド、及びトリガ遅延クロツク数の設定を行なう。
これら設定データはバス２０及びCPU２４を介
してRAM２８の第１領域に記憶される（RAM
２８の内容を示す第２図参照）と共に、トリガ回
路１６及びクロツク・パルス発生器３６をセツト
する。次にキーボード３０から書込み開始（スタ
ート）命令がバス２０及びCPU２４を介してス
タート／ストツプ制御回路２２に供給されると、
この回路２２は取込記憶回路１４を書込みモード
とし、書込み動作を開始させる。上述の如くプロ
ーブ１０からの入力ロジツク信号はブロツク１２
を介して記憶回路１４の異なるアドレスに順次記
憶される。尚、記憶回路１４のアドレスはアドレ
ス発生器（図示せず）からのアドレス信号により
指定される。上述の如くトリガ回路１６内のワー
ド・リコグナイザが入力ロジツク信号からトリ
ガ・ワードを検出後、カウンタが設定数だけクロ
ツクを計数すると、出力信号を発生する。この出
力信号に応じて、スタート／ストツプ制御回路２
２は記憶回路１４の書込み動作を停止させる。よ
つてロジツク信号の記憶回路１４への記憶が完了
する。

キーボード３０から転送命令が入力されると、
CPU２４はROM２６のフアームウエアに基づ
き、記憶回路１４の記憶内容をRAM２８の第２
領域に転送する。この第２領域は第１記憶手段と
して動作し、この第１記憶手段に記憶されたロジ
ツク信号が基準ロジツク信号となる。尚、この場
合、プローブ１０が検出するロジツク信号は基準
装置からの信号であることが望ましい。

次に、被測定装置からのロジツク信号を上述と
同様に取込記憶回路１４に記憶する。キーボード
３０から表示命令が入力されると、CPU２４は
ROM２６のフアームウエアに基づき、記憶回路
１４の記憶内容をRAM２８の第３領域に転送す
る。この第３領域は第２記憶手段として動作し、
この第２記憶手段に記憶されたロジツク信号が入
力ロジツク信号となる。更にキーボード３０によ
りステート表示モードの選択、及び表示領域の選
択（記憶した被測定ロジツク信号のどの部分を表
示するかの選択）が行なわれ、選択された表示モ
ード及び表示領域のコードがRAM２８の第１領
域にバス２０及びCPU２４を介して記憶される。
ROM２６のフアームウエアに基づき、CPU２４
は選択された表示領域に対応するRAM２８の第
３領域のロジツク信号を例えば２進法の文字のフ
オント情報（コード信号）に変換してRAM２８
の表示RAM領域に記憶する。表示制御回路３２
は従来型式の回路であり、文字・記号の形状を記
憶したROM、このROMのパラレル出力をシリ
アル信号に変換してＺ軸（輝度）信号にするシフ
ト・レジスタ、垂直及び水平走査信号発生器を含
んでいる。表示制御回路３２はRAM２８の表示
RAM領域の内容を繰返し読出して、CRT３４に
ロジツク信号を「１」及び「０」のステート・テ
ーブルとして表示する。

キーボード３０により比較モードが選択される
と、CRT３４には第３図に示す如く表示される。
この表示は以下に説明する動作により行なわれ
る。CRT３４の管面左半分に表示された「１」
及び「０／」は、RAM２８の第３領域の選択され
たロジツク信号の論理状態であり、上述した動作
により表示される。尚、表示の左半分上の
「ACQ」（ACQuisitionの簡略化）は（取込）入力
ロジツク信号を意味し、その下の表示「CH＝０／
1234567」は各ロジツク信号のチヤンネル信号を
示し、プローブ１０の各チツプに対応する。即ち
各チヤンネル番号の下の表示が、そのチヤンネル
のデータである。これら「ACQ」及びチヤンネ
ル番号はROM２６のフアームウエアに基づく
CPU２４の動作により表示RAM領域を介して表
示される。また表示左側の「197、198…２０／８、
２０／９」はRAM２８の第３領域のアドレスを示
し、RAM２８の第１領域に記憶された表示領域
のコードに応じて、CPU２４がROM２６のフア
ームウエアに従つて表示する。

本発明では基準ロジツク信号のうち複数アドレ
スのデータを１つのパターンとして比較動作を行
なえる。まず、キーボード３０により基準ロジツ
ク信号から所望アドレスのデータを選択する。実
施例ではアドレス３９，４５，４１をこの順で選
択している。アドレスを選択するときは全基準ロ
ジツク信号をスクロール・モードで表示し、キー
ボード３０で選択されたアドレスの表示を白黒反
転してもよい。選択されたアドレスをRAM２８
の第１領域に記憶すると共に、これらアドレスの
データと共にCRT３４に第３図右半分の如く表
示する。この後、必要に応じてアドレスの順序を
入換えてもよい。尚、表示右半分上の「REF」
（REFerenceの簡略化）は基準ロジツク信号を意
味し、その下の表示「CH＝０／1234567」はチヤ
ンネル番号を示す。これらの表示内容もフオント
情報としてRAM２８の表示RAM領域に記憶さ
れている。

これら３つのアドレスのデータが１つの基準パ
ターンとなる。CPU２４はROM２６のフアーム
ウエアに基づき、RAM２８の第２領域のアドレ
ス３９のデータと第３領域の各アドレスのデータ
とを比較する。そのためには、まずRAM２８の
第２領域のアドレス３９のチヤンネル０のデータ
をCPU２４の第１一時記憶回路に記憶し、第３
領域のアドレス０のチヤンネル０のデータを
CPU２４の第２一時記憶回路に記憶し、CPU２
４の排他的論理和機能により比較を行なう。チヤ
ンネル０のデータが一致した場合は、RAM２８
の第２及び第３領域のアドレス３９及び０のチヤ
ンネル１の比較を行ない、チヤンネル１のデータ
も一致した場合のみ、順次、次のチヤンネルの比
較を行なう。チヤンネル０ないし７のうち、一致
しないチヤンネルを検出した場合は、直ちに
RAM２８の第３領域のアドレス１との比較を行
ない、第２領域のアドレス３９のデータと一致す
る第３領域のアドレスを検出するまで、順次各チ
ヤンネル毎の比較を繰返す。CPU２４が第２領
域のアドレス３９と一致する第３領域のアドレス
を検出すると、次に第２領域のアドレス４５のデ
ータと第３領域の一致したアドレスの次のアドレ
スのデータとを比較する。ここで、第３領域の次
のアドレスが第２領域のアドレス４５と一致しな
いと、再び第２領域のアドレス３９と第３領域の
各アドレスとの比較を行なう。第３領域の次のア
ドレスが第２領域のアドレス４５と一致した場合
のみ、第３領域の更に次のアドレスと第２領域の
アドレス４１との比較を行なう。この比較が一致
しない場合は再び第２領域のアドレス３９の比較
からやり直す。この比較が一致した場合は、基準
パターンを検出したことになる。このように
CPU２４は第２領域の選択されたアドレスのデ
ータ（パターン）が連続的に第３領域のデータと
一致するか否かの比較動作を行なうと共に、基準
パターンに一致した部分の表示を白黒反転する。
なお、この白黒反転は比較結果に応じて、CPU
２４はROM２６のフアームウエアに基づき、一
致した内容に対応する表示用RAM領域内のフオ
ント情報に付随するアトリビユート情報を変更し
て行なう。第３図において、枠で囲まれている表
示は白黒反転を意味する。

またCPU２４は、一致したパターン部分の総
数及びカーソル（アドレス２０３に示された３本
の横棒であり、その位置はキーボード３０により
制御する）位置までの一致したパターン部分の数
を計数し、その結果を最上行に「CMPR
PATER＝13／13」と表示する。「CMPR
PATER」（CoMPaRe PaTtERnの簡略化）はパ
ターン比較モードを示し、「13／13」は基準パタ
ーンの総数が13個で、カーソル位置（実施例では
アドレス２０３）が13番目の基準パターンである
ことを示している。よつて、カーソル位置がアド
レス２０５の場合、表示は「↑13／13」となる。

表示の２行目「CMPR WDO＝０／―２０／６」
は開始アドレス０から終了アドレス２０６」まで
の間で比較動作を行なつていることを示してい
る。即ち「CMPR WDO」（CoMPaRe
WinDOwの簡略化）が比較範囲と意味し、「０／―
２０／６」がそのアドレスの範囲を示している。こ
のアドレスはキーボード３０により選択されて、
RAM２８の第１領域に記憶される。よつて、一
致したパターンの総数はこの比較範囲内での数で
ある。また表示されたデータのアドレスが、この
比較範囲内であることをCPU２４がROM２６の
フアームウエアに基づき判断すると、アドレスの
左側に「Ｃ」なる特定の文字を（RAM２８の表
示RAM領域にフオント情報として記憶し）表示
する。従つて測定者は比較範囲を容易に判別でき
る。なお、この実施例では、比較範囲はアドレス
０〜２０６であるため、アドレス２０７，２０
８，２０９の左側には「Ｃ」の文字が表示されて
いない。

上述の説明では基準パターンと一致する入力ロ
ジツク信号の部分の表示を白黒反転したが、基準
パターンと異なる入力ロジツク信号の部分の表示
を白黒反転してもよい。また基準パターンのアド
レス数は３個以外の任意の複数でよい。

発明の効果 上述の如く本発明のロジツク・アナライザによ
れば、基準ロジツク信号の内、特に関心のある部
分を選択し、それを１つのパターンとして、選択
した比較範囲内の入力ロジツク信号と比較する。
そして、この比較結果に応じて入力ロジツク信号
の表示を制御している。よつて、基準ロジツク信
号の内、特に関心のある部分を選択した範囲の入
力ロジツク信号から識別するのが容易である。さ
らに、入力ロジツク信号の比較範囲を開始アドレ
ス及び終了アドレスにより選択するので、比較範
囲の選択が容易になる。また、これら開始アドレ
ス及び終了アドレスと、比較範囲内の入力ロジツ
ク信号の近傍に比較範囲内であることを示す特定
の文字も表示されるので、どの部分を比較してい
るかが素早く判る。

実施例の変形 尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変形が可能なことが理解されよ
う。例えば、上述の実施例では基準ロジツク信号
としてプローブで検出した信号を用いたが、キー
ボードから入力したり、プローブで検出した信号
をキーボードで部分的に訂正したものを用いても
よい。また、表示手段はCRT以外に液晶及びプ
ラズマ・デイスプレイ等のフラツト・デイスプレ
イ装置やＸ―Ｙプロツタも利用できる。更に、入
力及び基準ロジツク信号を表示する際、３または
４チヤンネルを１組として８進または16進法で表
示してもよいし、プローブのチツプ数、即ちチヤ
ンネル数は任意の数でもよい。入力及び基準ロジ
ツク信号の異なる、または等しい部分を指示する
には表示の白黒反転の他に、輝度変調や、マーカ
も利用できる。また基準パターンと入力ロジツク
信号を比較する際に、基準パターンの最初のアド
レス内容と最後のアドレス内容が等しいと、入力
ロジツク信号には１つのアドレスのデータが２つ
の基準パターンに重なる場合が発生する。この場
合はカーソルが基準パターンの最初のアドレスに
移動したときのみ、基準パターンに一致するとみ
なせば、測定に不都合は生じない。

【図面の簡単な説明】

第１図は本発明のロジツク・アナライザの好適
な一実施例のブロツク図、第２図は第１図の記憶
手段２８の内容を示す図、第３図は第１図の表示
手段３４の表示例を示す図である。 ２４：比較表示制御手段、２８：記憶手段、３
０：選択手段、３４：表示手段。

Claims (1)

1. 【特許請求の範囲】 １ 基準ロジツク信号を記憶する第１記憶手段
   と、 入力ロジツク信号を記憶する第２記憶手段と、 上記第１記憶手段に記憶された上記基準ロジツ
   ク信号から所望部分を選択すると共に、上記第２
   記憶手段の比較範囲を開始アドレス及び終了アド
   レスにより選択する選択手段と、 少なくとも上記第２記憶手段に記憶された上記
   入力ロジツク信号及び上記選択手段に選択された
   上記基準ロジツク信号の上記所望部分、上記選択
   手段により選択された上記開始アドレス及び上記
   終了アドレス、並びに上記比較範囲内の上記入力
   ロジツク信号の近傍に上記比較範囲内であること
   を示す特定の文字を表示する表示手段と、 上記選択手段により選択された上記基準ロジツ
   ク信号の上記所望部分と上記選択手段により選択
   された上記第２記憶手段の上記比較範囲内に記憶
   された上記入力ロジツク信号とを比較し、この比
   較結果に応じて上記表示手段の上記入力ロジツク
   信号の表示を制御する比較表示制御手段とを具え
   たロジツク・アナライザ。