JPS6214784B2

JPS6214784B2 -

Info

Publication number: JPS6214784B2
Application number: JP1654482A
Authority: JP
Inventors: Hidemi Yokogawa; Kentaro Takita; Teruo Manome; Takuro Tsukamoto
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1982-02-04
Filing date: 1982-02-04
Publication date: 1987-04-03
Also published as: JPS58135462A

Description

【発明の詳細な説明】本発明は記憶動作の手動停止機能を有するロジ
ツク・アナライザに関する。

種々の電子機器において、マイクロプロセツサ
及びコンピユータ技術の発展に伴い、ロジツク技
術が一般化してきた。ロジツク技術を用いた電子
機器の開発、調整及び故障修理を行なうための測
定器にはオシロスコープ、ロジツク・プローブ及
びロジツク・アナライザ（論理分析器）等があ
る。特にロジツク・アナライザは、複数チヤンネ
ルの入力ロジツク信号（データ）をランダム・ア
クセス・メモリ（RAM）等の記憶手段に記憶し
（取込み）、この記憶手段の記憶動作をトリガ信号
に応じて停止し、記憶されたデータを陰極線管
（CRT）等の表示手段に表示している。よつて、
ロジツク・アナライザは、トリガ信号発生以前の
データを測定できるので、ロジツク技術を用いた
電子機器の測定器として最適である。ロジツク・
アナライザには２つの表示モードがあり、その１
つはロジツク信号を信号波形として表示するタイ
ミング表示モードであり、他の１つは複数チヤン
ネルのロジツク信号を２組のデータとして、２
進、８進、16進法等の文字（数字を含む）で表示
するステート表示モードである。

従来のロジツク・アナライザは種々の機能を具
えているが、その１つには記憶動作の手動停止機
能がある。通常ロジツク・アナライザでは、ワー
ド・リコグナイザにより複数チヤンネルの入力ロ
ジツク信号からの所定のデータ（ワード）を検出
した後、または外部トリガ信号が供給された後、
クロツク信号を所定数計数して遅延を行なつてか
ら記憶手段の記憶動作を停止させている。しか
し、クロツク信号として被測定回路等からの外部
クロツク信号を用いたとき、この外部クロツク信
号周波数が測定者にとつて未知の場合がある。更
に外部クロツク信号周波数が低く、クロツク計
数、即ちクロツク遅延の設定値が大きい場合、遅
延時間が長くなり記憶手段の記憶動作が停止する
まで長時間を要するが、測定者には遅延時間が長
いのか、ロジツク・アナライザが入力ロジツク信
号を取込んでいないのか判断できなかつた。例え
ば、外部クロツク周波数が10Hzでクロツク遅延設
定値が36000の場合、遅延時間は１時間にもな
る。

そこで測定者は手動停止機能を用い、即ちキー
ボード等の手動制御手段を操作して記憶手段の記
憶動作を強制的に停止させ、記憶手段を記憶動作
から読出動作に切換え、入力ロジツク信号が取込
まれているか否かをチエツクできる。またクロツ
ク信号に周波数が既知の内部クロツク信号を用い
た場合でも、遅延時間を長く設定したとき手動停
止機能は有効である。

ところで、被測定回路からの所定ワードや外部
トリガ信号は非常にまれにしか発生しない場合が
ある。このような場合、手動停止機能により所定
のクロツク遅延を行なつていなくとも、記憶手段
に取込まれた入力ロジツク信号は貴重であり、測
定する価値がある。尚、以下の説明において、ワ
ード・リコグナイザが出力（トリガ信号）を発生
した時点、即ち所定ワードが発生した時点及び外
部トリガ信号が発生した時点をトリガ信号発生時
点という。次にこのトリガ信号発生時点と記憶手
段に取込まれた入力ロジツク信号との関係を第１
図により説明する。第１図において横軸は時間を
表わし、時点T₀においてトリガ信号が発生した
とする。記憶手段の１チヤンネル当りの記憶容量
がＮビツトで、クロツク信号周波数がＦHzとした
場合、時点T₀から〔１／Ｆ×Ｎ〕秒以前の時点
T₂において手動制御手段により記憶手段の記憶
動作が停止されると、記憶手段には時点T₁₀から
時点T₂まで（但しT₂−T₁₀＝１／Ｆ×Ｎ〕の入力
ロジツク信号が記憶されている。時点T₁₀から時
点T₂までの間にはトリガ信号発生時点が含まれ
ており、また従来のロジツク・アナライザは取込
んだロジツク信号を表示手段に表示する際にトリ
ガ信号を識別する機能（輝度変調、白黒反転、マ
ーカ挿入等）を有しているので、取込んだロジツ
ク信号とトリガ信号との関係が判る。しかし、時
点T₀から〔１／Ｆ×Ｎ〕秒後の時点T₃において
記憶手段の記憶動作が停止されると、記憶手段に
記憶されているデータは時点T₁から時点T₃まで
（但しT₃−T₁＝１／Ｆ×Ｎ）の入力ロジツク信号
であり、トリガ信号が含まれていない。また、時
点T₃での記憶動作の停止は手動で行なわれてい
るため、時点T₀と時点T₁及び時点T₀と時点T₃と
の関係は不明である。よつて、測定の際に基準と
なるトリガ信号と取込んだ入力ロジツク信号との
関係も不明となり、取込んだ貴重なロジツク信号
が意味をなさなくなる。

本発明のロジツク・アナライザによれば、トリ
ガ信号が発生した時点から記憶手段が記憶動作を
停止した時点までのクロツク数の値を得て、この
値に関連した値（例えばトリガ信号発生時点か
ら、取込まれた最初の（または最終の）ロジツク
信号までのクロツク数、またはトリガ信号発生時
点からカーソル点までのクロツク数）を表示す
る。よつて、仮え記憶手段の記憶動作が任意の時
点に停止しても、トリガ信号と取込んだロジツク
信号との関係を判別でき、取込んだロジツク信号
を有効に利用できる。

従つて本発明の目的は、トリガ信号発生時点か
ら記憶手段が記憶動作を停止した時点までのクロ
ツク数に関連した値を表示するロジツク・アナラ
イザの提供にある。

以下、添付図を参照して本発明の好適な実施例
を説明する。第２図は本発明のロジツク・アナラ
イザの好適な一実施例のブロツク図である。プロ
ーブ１０は８個のチツプを有し、８チヤンネルの
入力ロジツク信号を被測定回路から検出する。プ
ローブ１０からの８チヤンネルのロジツク信号は
比較器１２に供給されて、入力ロジツク信号のレ
ベルが次段の各ブロツクに適したロジツク・レベ
ル（例えばTTLレベル）に変換される。比較器
１２の出力は記憶手段である取込み記憶回路１４
の入力端及びワード・リコグナイザ１６に供給さ
れる。取込み記憶回路１４は１チヤンネル当りＮ
ビツトの高速RAMで構成されており、その出力
はバス１８（データ、アドレス及び制御バスを含
む）に供給され、そのアドレス端にはアドレス信
号発生器（カウンタ）２０からのアドレス信号が
供給される。ワード・リコグナイザ１６はバス１
８からのトリガ・ワードの設定に基づき、比較器
１２の出力からこのトリガ・ワードを検出したと
きにトリガ信号を発生する回路である。スイツチ
２２はバス１８からの制御信号に応じて、ワー
ド・リコグナイザ１６からのトリガ信号または端
子２４からの外部トリガ信号を選択的に計数手段
であるカウンタ２６のカウント・イネーブル（計
数付勢）端CE（ラツチ機能を有する）に供給す
る。よつてワード・リコグナイザ１６及びスイツ
チ２２はトリガ手段となる。カウンタ２６はバス
１８からのロード信号によりバス１８からデータ
端に供給されたデータをプリセツトすると共に、
ロード信号が供給されないときは、データ端から
現在の計数値をバス１８に供給する。カウンタ２
６のクロツク端にはアンド・ゲート２８からのク
ロツク信号が供給され、カウンタ２６がこのクロ
ツク信号を所定数計数すると、キヤリ信号をオ
ア・ゲート３０に供給する。このキヤリ信号は記
憶停止信号であり、オア・ゲート３０にはバス１
８からの記憶停止信号も供給される。RSフリツ
プ・フロツプ３２のリセツト端Ｒ及びセツト端Ｓ
にはオア・ゲート３０の出力及びバス１８からの
制御信号が夫々供給され、Ｑ出力は取込み記憶回
路１４のライト・イネーブル（記憶付勢）端
WE、アンド・ゲート２８及びオア・ゲート３３
に供給される。オア・ゲート３３にはバス１８か
らの制御信号も供給され、その出力をアドレス信
号発生器２０のカウント・イネーブル端CEに供
給する。

内部クロツク発生器３４は水晶発振器及び分周
期を含んでおり、バス１８からのデータによりそ
の出力クロツク周波数が制御される。スイツチ３
６はバス１８からの制御信号に応じてバス１８か
らのクロツク信号、クロツク発生器３４からの内
部クロツク信号または端子３８からの外部クロツ
ク信号を選択的にアドレス信号発生器２０のクロ
ツク端及びアンド・ゲート２８に供給する。バス
１８には更に中央処理装置（CPU）４０、リー
ド・オンリ・メモリ（ROM）４２、RAM４４、
表示制御回路４６、キーボード４８、不揮発性記
憶回路５０及びインタフエース５２が接続され
る。CPU４０は例えば市販のZ80A型マイクロプ
ロセツサであり、ROM４２に記憶された処理手
順（フアームウエア）に基づいて、各ブロツクの
制御及びデータの処理を行なう。RAM４４は
CPU４０の一時記憶回路として作用するCPU・
RAM領域及び表示内容をコード化したフオント
及びアトリビユート情報を記憶する表示RAM領
域を有する。表示制御回路４６は従来型式の回路
であり、文字、記号、波形の形状を記憶した
ROM、RAM４４の表示RAM領域のフオント情
報により指定されたアドレスのROMのパラレル
出力をシリアル信号に変換してＺ軸（輝度）信号
にするシフト・レジスタ、垂直及び水平走査信号
発生器を含んでいる。表示制御回路４６からのＺ
軸信号、垂直及び水平走査信号はラスタ走査型
CRT５４に供給され、表示を行なう。キーボー
ド４８は複数のキーを有し、これらキーにより、
種々の設定値の入力、記憶動作の開始及び停止の
手動制御を行なう。不揮発性記憶回路５０はバツ
テリでバツクアツプされた半導体記憶回路等で構
成され、各設定値等を記憶し、電源がオフされた
後再びオンされても、ロジツク・アナライザが以
前の設定値で動作するようにする。インタフエー
ス５２はコネクタ５６を介してコンピユータ等に
接続され、ロジツク・アナライザの遠隔操作を可
能にする。このインタフエースにはRS―232―Ｃ
規格やIEEE488―1978規格（GPIB）が適用でき
る。CPUクロツク発生器５８は4MHzのクロツク
信号（CPU４０がZ80Aの場合）を発生し、ブロ
ツク４０〜５２に供給する。

次に第２図の回路動作を説明する。入力ロジツ
ク信号を取込む場合、まずキーボード４８によ
り、クロツク信号の種類（内部または外部クロツ
ク）、内部クロツクのときは周波数、トリガ信号
の種類（内部または外部トリガ）、内部トリガの
ときはトリガ・ワード、及び遅延クロツク数の設
定を行なう。これら設定データはバス１８及び
CPU４０を介してRAM４４の第１領域に記憶さ
れる（RAM４４の内容を示す第３図参照）と共
に、ブロツク１６，２６，３４及びスイツチ２
２，３６を設定する。この際、ブロツク２０及び
２６の計数値はリセツトされる。ここでは、スイ
ツチ２２及び３６は夫々ワード・リコグナイザ１
６及び端子３８を選択したとする。キーボード４
８から取込み開始命令が発せられるとCPU４０
はROM４２のフアームウエアに基づきフリツ
プ・フロツプ３２をセツトし、オア・ゲート３３
に「０」を供給する。フリツプ・フロツプ３２の
Ｑ出力「１」は取込み記憶回路１４の端子WEに
供給されてこの記憶回路１４の記憶動作を開始さ
せると共に、アンド・ゲート３３を介してアドレ
ス信号発生器２０の端子CEに供給されて、この
発生器（カウンタ）２０の計数動作を開始させ
る。アドレス信号発生器２０は端子３８からの外
部クロツク信号を０〜Ｎまでの間で繰返し計数
し、その計数結果をアドレス信号として記憶回路
１４に供給するので、記憶回路１４はプローブ１
０からの入力ロジツク信号を各アドレス毎に取込
み、順次異なるアドレスに記憶する。記憶回路１
４の各チヤンネルの記憶容量はＮビツトと限られ
ているので、初めのＮビツト分入力ロジツク信号
を記憶した後は、古いロジツク信号を記憶したア
ドレスから順次新しいロジツク信号に更新されて
いき、常に最新のＮビツト分のロジツク信号が記
憶される。外部クロツク信号はアンド・ゲート２
８を介してカウンタ２６にも供給されるが、カウ
ンタ２６の端子CEには「１」が供給されないの
で計数を行なわない。

ワード・リコグナイザ１６がプローブ１０の出
力から設定されたワードを検出すると、スイツチ
２２を介してカウンタ２６の端子CEに「１」を
供給するので、カウンタ２６は端子３８からの外
部クロツク信号の計数を開始する。カウンタ２６
が設定された数のクロツク信号を計数すると、即
ち、所定クロツク数の遅延が行なわれると、キヤ
リ出力「１」がオア・ゲート３０を介してフリツ
プ・フロツプ３２をリセツトする。よつて、フリ
ツプ・フロツプ３２のＱ出力が「０」となり、取
込み記憶回路１４は記憶動作を停止し、アドレス
信号発生器２０及びカウンタ２６は計数動作を停
止する。またカウンタ２６がキヤリ出力を発生す
る以前に、キーボード４８から記憶停止命令が入
力されると、CPU４０はROM４２のフアームウ
エアに基づき、バス１８及びオア・ゲート３０を
介して、フリツプ・フロツプ３２をリセツトす
る。よつてフリツプ・フロツプ３２のＱ出力
「０」は上述の如く、記憶回路１４の記憶動作を
停止させると共に、アドレス信号発生器２０及び
カウンタ２６の記数動作を停止させる。このと
き、カウンタ２６には、記憶動作が停止したとき
の計数値が維持される。またRAM４４の第２領
域には手動による記憶動作停止があつたことが記
憶される。

キーボード４８から転送命令が入力されると、
CPU４０はROM４２のフアームウエアに基づ
き、スイツチ３６がバス１８からのCPUクロツ
クを選択するように、またバス１８及びオア・ゲ
ート３３を介してアドレス信号発生器２０が計数
動作を再開するように制御する。記憶回路１４の
端子WEには「０」が供給されているので、記憶
回路１４は読出しモードになつている。バス１８
及びスイツチ３６を介してCPUクロツク信号が
アドレス信号発生器２０に供給されるので、アド
レス信号発生器２０は記憶回路１４のアドレスを
古いロジツク信号が記憶されている部分から順次
指定する。記憶回路１４から読出されたロジツク
信号はRAM４４の第３領域に順次転送され記憶
される。Ｎ個のCPUクロツクがアドレス信号発
生器に供給されると、この転送動作は終了する。

キーボード４８により表示モードが選択する
と、CPU４０はROM４２のフアームウエアに基
づき、RAM４４の第３領域の内容をロジツク波
形のフオント情報に変換し、RAM４４の表示
RAM領域に記憶する。この表示RAM領域の内容
は表示制御回路４６により繰返し読出され、ビデ
オ信号とされ、CRT５４に第４図の如く表示さ
れる。この表示において、左端に縦行に表示され
た「７、６、５、４、３、２、１、θ」は各波形
のチヤンネル番号であり、プローブ１０の各チツ
プに対応する。また、表示中央に縦行に表示され
た「Ｃ」及び７個の黒い長方形はカーソルを示
し、このカーソル位置はキーボード４８により制
御される。更に表示の右端に縦行に表示された
「１θ11θθθ１」はカーソル位置の論理レベル
である。また表示の第２行「WD＝θ１θ11θθ
θ」はワード・リコグナイザ１６に設定されたト
リガ・ワードである。これらの表示内容もROM
４２のフアームウエアに基づき、CPU４０によ
りフオント及びアトリビユート情報として表示
RAM領域に記憶されている。

CPU４０はROM４２のフアームウエアに基づ
きRAM４４の第２領域の内容を読取り、手動に
よる記憶動作の停止が行なわれていると判断した
場合、カウンタ２６の内容を読取る。カウンタ２
６の内容が、RAM４４の第１領域に記憶されて
いる遅延クロツク数設定値と同じなら、カウンタ
２６はまだ計数を開始していないことになる。こ
の場合、ROM４２のフアームウエアによりCRT
５４の表示右下「＜ST：NO TRIG＞」と表示し
て、トリガ信号発生以前に（NO TRIG）、手動
により記憶動作が停止した（ST）ことを示す。

また、カウンタ２６の内容が、記憶回路１４の
１チヤンネル当りの記憶容量ＮビツトのＮより小
さい場合、記憶回路１４にはトリガ時点のロジツ
ク信号も記憶されている。この場合には、トリガ
信号発生時点と取込まれたロジツク信号の最初
（古）の部分とのクロツク数の関係が例えば「＜
ST：Ｔ＝＋23W＞」とCRT５４に表示される。
これは手動により記憶動作が停止し（ST）、トリ
ガ点（Ｔ）が取込まれたロジツク信号の最初の部
分から23クロツク目にあり、トリガ信号がワー
ド・リコグナイザにより発生された（Ｗ）ことを
示す。尚、「23」はＮからカウンタ２６の内容を
減算することにより得られる。またトリガ点をカ
ーソルと同様に表示してもよい。これらの動作は
ROM４２のフアームウエアの基にCPU４０が行
なう。

更に、カウンタ２６の内容がＮより大きい場
合、記憶回路１４にはトリガ時点のロジツク信号
が記憶されていない。この場合、トリガ信号発生
時点と取込まれたロジツク信号の最初の部分との
クロツク数の関係は例えば第４図右下の如く「＜
ST：Ｔ＝−305W＞」と表示される。これは手動
により記憶動作が停止し（ST）、トリガ点（Ｔ）
が取込まれたロジツク信号の最初の部分から305
クロツク前（−）にあり、トリガ信号がワード・
リコグナイザにより発生されたことを示す。尚、
「305」はカウンタ２６の内容からＮを減算して得
られる。これらの動作はROM４２のフアームウ
エアによりCPU４０が行なう。

上述ではトリガ信号と取込んだ入力ロジツク信
号との関係をトリガ信号発生時点と取込んだロジ
ツク信号の最初の部分とのクロツク数の関係で表
わしたが、トリガ信号発生時点と取込んだロジツ
ク信号の最後の部分とのクロツク数の関係で表わ
してもよい。この場合はカウンタ２６の内容をそ
のまま表示すればよい。またトリガ信号発生時点
及びカーソル点間のクロツク数で表わしてもよ
い。このクロツク数は〔カウンタ２６の内容〕−
Ｎ＋〔カーソル・アドレス〕で得られ、例えば
「＜ST：Ｃ−Ｔ＝＋1023W＞」と表示することが
できる。ここで「Ｃ−Ｔ」はカーソル点Ｃとトリ
ガ点Ｔとの差のクロツク数を表わす。

上述ではワード・リコグナイザの出力をトリガ
信号とした場合の表示を説明したが、スイツチ２
２が端子２４からの外部トリガ信号を選択した場
合、「Ｗ」の代りに「↓↑」と表示してもよい。ま
た第２図の回路に、プローブ１０の出力からグリ
ツチ（細いひげ状のパルス）を検出するグリツチ
検出器を設け、その出力をトリガ信号にしてもよ
い。更に、第４図に表示はタイミング表示モード
であるが、ステート表示モードであつても本発明
は何ら影響されない。またカーソル・ワードを次
回の測定の際のトリガ・ワードとしてワード・リ
コグナイザ１６を設定してもよい。

尚、第４図に表示において最上行の「PRL←
KBD」は種々の設定がキーボード（KBD：
KeyBoar Ｄの簡略化）４８から行なわれている
ことを示す。「PRL」（PaRaLellの簡略化）は取
込んでいるデータがパラレルであることを示して
いる。種々の設定を不揮発性記憶回路５０から行
なう場合には「PRL←NVM」（NVMはNon―
Volatile Memoryの簡略化）と表示し、種々の設
定値を記憶回路５０に記憶する場合は「PRL→
NVM」と表示し、現在の設定と記憶回路５０の
内容を交換する場合には「PRL←→NVM」と表示
してもよい。更に、種々の設定を遠隔操作により
コネクタ５６及びインタフエース５２を介して行
なう場合には「PRL←RMT」（RMTはReMoTe
の簡略化）と表示し、測定結果及び設定値をコン
ピユータ等にコネクタ５６を介して送信する場合
は「PRL→RMT」と表示してもよい。

第５図は本発明のロジツク・アナライザの好適
な他の実施例の部分的なブロツク図であり、第２
図の素子と同じ素子は同じ参照番号で示されてい
る。図示されない他の部分は第２図と同じであ
り、接続関係のみが示されている。第２図の実施
例では、トリガ信号発生時点と取込んだロジツク
信号との関係を求めるのに、カウンタ２６の内容
を読取つた。しかし、カウンタ２６の内容を読取
るにはバツフア（第２図には図示せず）や、シフ
ト・レジスタ（カウンタの内容をシリアル・デー
タとして送信する場合、並列直列交換が必要）が
必要となり回路が複雑になる場合がある。そこで
第２実施例では、アンド・ゲート２８とカウンタ
２６の間にオア・ゲート６０を設け、このオア・
ゲート６０を介してバス１８からのCPUクロツ
クもカウンタ２６のクロツク端に供給できるよう
にしている。また、カウンタ２６のキヤリ出力が
割込み信号としてバス１８を介してCPU４０に
供給されている。

上述の如く、キーボード４８により取込み記憶
回路１４の記憶動作が停止すると、アンド・ゲー
ト２８がフリツプ・フロツプ３２のＱ出力「０」
により開き、スイツチ３６からのクロツク信号が
カウンタ２６のクロツク端に供給されないため、
カウンタ２６は計数を停止する。カウンタ２６の
内容を知るため、CPU４０はROM４２のフアー
ムウエアに基づきバス１８及びオア・ゲート６０
を介してCPUクロツク信号をカウンタ２６に供
給し始めると共に、供給したCPUクロツク数を
計数する。カウンタ２６が設定値までCPUクロ
ツクを計数するとキヤリ出力を発生する。このキ
ヤリ出力は割込み信号としてCPU４０に供給さ
れ、CPU４０がこれ以上CPUクロツク信号をカ
ウンタ２６に供給することを停止させる。このと
きまでに発生したCPUクロツクの数をRAM４４
の第１領域に記憶されているカウンタ２６の遅延
クロツク設定値から減算すると、記憶動作が停止
したときのカウンタ２６の内容が得られる。この
値（内容）を上述の如く用いれば、トリガ信号と
取込んだロジツク信号とのクロツク数の関係が
種々の形式で得られ、CRT５４に表示できる。
尚、カウンタ２６のキヤリ出力がオア・ゲート３
０を介してフリツプ・フロツプ３２のリセツト端
子Ｒに供給されるが、上述の如く、フリツプ・フ
ロツプ３２はCPU４０により既にリセツトされ
ているので問題ない。

上述の如く、本発明のロジツク・アナライザに
よれば、トリガ信号発生時点から記憶手段が記憶
動作を停止した時点までのクロツク数を得て、こ
の値に関連した値、例えばトリガ信号発生時点か
ら取込まれた最初（または最後）のロジツク信号
までのクロツク数、またはトリガ信号発生時点か
らのカーソル点までのクロツク数を求めて、その
値を表示できる。よつて、記憶動作が手動により
任意の時点に停止しても、トリガ信号と取込んだ
ロジツク信号との関係が判り、取込んだロジツク
信号を有効に利用できる。

尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変更変形が可能なことが理解され
よう。例えば、本発明のロジツク・アナライザは
並列ロジツク信号の代りに直列ロジツク信号を取
込んでもよい。また、トリガ信号と取込んだ入力
ロジツク信号の関係を表示する表示手段はCRT
の他に、LED、液晶、プラズマ等のフラツト・
デイスプレイ装置でもよい。

【図面の簡単な説明】

第１図はトリガ信号発生時点と記憶手段に取込
まれた入力ロジツク信号の関係を示す図、第２図
は本発明の好適な一実施例のブロツク図、第３図
は第１図のRAM４４の内容を示す図、第４図は
第１図のCRT５４の表示例を示す図、第５図は
本発明の好適な他の実施例の部分的ブロツク図で
ある。１４：記憶手段、１６，２２：トリガ手段、２
６：計数手段、４８：手動制御手段、５４：表示
手段。

Claims

【特許請求の範囲】

１入力ロジツク信号または他の信号に応じてト
リガ信号を発生するトリガ手段と、該トリガ手段
のトリガ信号によりクロツク信号を所定数計数す
る計数動作を開始し、上記所定数計数後出力を発
生する計数手段と、手動制御手段と、上記入力ロ
ジツク信号を記憶すると共に、上記計数手段また
は上記手動制御手段の出力により記憶動作を停止
する記憶手段と、該記憶手段の記憶動作が上記手
動制御手段の出力により停止した際、上記トリガ
手段がトリガ信号を発生した時点から上記記憶手
段が記憶動作を停止した時点までの上記クロツク
信号の数に関連した値を表示する表示手段とを具
えたロジツク・アナライザ。