JPH0136909B2 - - Google Patents
Info
- Publication number
- JPH0136909B2 JPH0136909B2 JP22211083A JP22211083A JPH0136909B2 JP H0136909 B2 JPH0136909 B2 JP H0136909B2 JP 22211083 A JP22211083 A JP 22211083A JP 22211083 A JP22211083 A JP 22211083A JP H0136909 B2 JPH0136909 B2 JP H0136909B2
- Authority
- JP
- Japan
- Prior art keywords
- under test
- output current
- output
- logic circuit
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はジヨセフソン論理回路の測定装置に係
り、特にその出力電流振幅を測定する装置に関す
る。
り、特にその出力電流振幅を測定する装置に関す
る。
ジヨセフソンに論理回路の出力電流の大きさを
測定するためには、その出力電流をコントロール
入力とする単一のジヨセフソンデバイスの閾値の
変化をみればよいことは公知の技術である。この
原理をもとに出力電流波形を観測する方法の代表
的なものとしてC.A.Hamiltor et al.“Ａ
superconducting sampler for Josephson logic
circuts”Appl.Phys.Lett.35(9)、１ November
1979 pp 718―719 に記載の測定法がある。しかし、注目する測定量
が最終的にはこのような波形であるにしても、こ
のような波形観測を行う前に被測定回路の動作点
を捜索すべく出力電流振幅自体を測定したいとい
う要求が生じることが多々ある。このような場合
にいちいち上記文献による方法で波形観測を行う
には手間がかかる。
測定するためには、その出力電流をコントロール
入力とする単一のジヨセフソンデバイスの閾値の
変化をみればよいことは公知の技術である。この
原理をもとに出力電流波形を観測する方法の代表
的なものとしてC.A.Hamiltor et al.“Ａ
superconducting sampler for Josephson logic
circuts”Appl.Phys.Lett.35(9)、１ November
1979 pp 718―719 に記載の測定法がある。しかし、注目する測定量
が最終的にはこのような波形であるにしても、こ
のような波形観測を行う前に被測定回路の動作点
を捜索すべく出力電流振幅自体を測定したいとい
う要求が生じることが多々ある。このような場合
にいちいち上記文献による方法で波形観測を行う
には手間がかかる。
本発明の目的は、ジヨセフソン論理回路の出力
電流振幅を効率よく測定する手段を提供すること
にある。
電流振幅を効率よく測定する手段を提供すること
にある。
被測定ジヨセフソン論理回路の出力電流を単一
のジヨセフソンデバイスである検出ゲートに導
く。被測定回路の電源電流を一度ゼロにリセツト
した後所定の値まで立上げたとする。ここでトリ
ガ入力を被測定回路に加えると出力電流が発生す
る。トリガ入力が加わる前後の検出ゲートの閾値
の差が注目する出力電流振幅である。この閾値の
差を直接に電気量（電圧）に変換する装置を構成
した。
のジヨセフソンデバイスである検出ゲートに導
く。被測定回路の電源電流を一度ゼロにリセツト
した後所定の値まで立上げたとする。ここでトリ
ガ入力を被測定回路に加えると出力電流が発生す
る。トリガ入力が加わる前後の検出ゲートの閾値
の差が注目する出力電流振幅である。この閾値の
差を直接に電気量（電圧）に変換する装置を構成
した。
以下、実施例により本発明を詳細に説明する。
第１図はジヨセフソン論理回路の出力電流振幅を
測定する装置の一つを、また第２図は同装置で用
いられる入力パルスのタイムチヤートを示したも
のである。第１図において１０１〜１０５は互い
に同期のとれたパルス発生器であり２０１〜２０
５に示すパルスを発生している。１０８，１０
９，１１０は差動増幅器、１１１はコンパレー
タ、１１２はモノマルチバイブレータ、１１３，
１１４はANDゲート、１１５はインバータ、１
１６，１１７はサンプルホールド回路である。１
０１は被測定回路１０６にトリガ入力２０１を供
給する。１０２は同じく、電源電流２０２を供給
する。２０２は２０１をはさむ十分広い時間にお
いて一定値を有する。１０３は検出ゲート１０７
にゲート電流２０３を供給する。１０６は２０１
を受けて出力電流２０６を発生する。１０７は２
０６とバイアス電流２０５の和が一定値に達した
時にスイツチして出力電圧２０８を発生する。２
０３のパルスは２０２の一周期内に２０１の前後
に２つ存在する。２０５は２０３が一定値を有す
る間に単調増加するきよ歯状波である。２０８が
“０”から“１”に立上る時に１１１はスイツチ
して１１２によりサンプリングパルス２０９を発
生する。２０９は、２０６が“０”である時（１
周期の２０２の中で２０１の前の時間）と“１”
である時（同じく後の時間）でそれぞれ１１６と
１１７に作用し２０５をサンプルホールドする。
１１６と１１７の出力の差、すなわち１１０出力
は２０６の振幅を表わしている。２０１他の周期
２１０の下限は差動増幅器の帯域、サンプルホー
ルド回路のアクイジシヨン・タイム他で制限され
ており、これは100μs程度の値に設定する。
第１図はジヨセフソン論理回路の出力電流振幅を
測定する装置の一つを、また第２図は同装置で用
いられる入力パルスのタイムチヤートを示したも
のである。第１図において１０１〜１０５は互い
に同期のとれたパルス発生器であり２０１〜２０
５に示すパルスを発生している。１０８，１０
９，１１０は差動増幅器、１１１はコンパレー
タ、１１２はモノマルチバイブレータ、１１３，
１１４はANDゲート、１１５はインバータ、１
１６，１１７はサンプルホールド回路である。１
０１は被測定回路１０６にトリガ入力２０１を供
給する。１０２は同じく、電源電流２０２を供給
する。２０２は２０１をはさむ十分広い時間にお
いて一定値を有する。１０３は検出ゲート１０７
にゲート電流２０３を供給する。１０６は２０１
を受けて出力電流２０６を発生する。１０７は２
０６とバイアス電流２０５の和が一定値に達した
時にスイツチして出力電圧２０８を発生する。２
０３のパルスは２０２の一周期内に２０１の前後
に２つ存在する。２０５は２０３が一定値を有す
る間に単調増加するきよ歯状波である。２０８が
“０”から“１”に立上る時に１１１はスイツチ
して１１２によりサンプリングパルス２０９を発
生する。２０９は、２０６が“０”である時（１
周期の２０２の中で２０１の前の時間）と“１”
である時（同じく後の時間）でそれぞれ１１６と
１１７に作用し２０５をサンプルホールドする。
１１６と１１７の出力の差、すなわち１１０出力
は２０６の振幅を表わしている。２０１他の周期
２１０の下限は差動増幅器の帯域、サンプルホー
ルド回路のアクイジシヨン・タイム他で制限され
ており、これは100μs程度の値に設定する。
第３図に示すのは別の出力電流振幅測定装置で
あり、第４図は同装置で用いられる入力パルスの
タイムチヤートを示したものである。第３図で３
０１〜３０４は互いに同期のとれたパルス発生器
であり２０１〜２０４に示すパルスを発生してい
る。３０８，３１６は差動増振器、３０９，３１
０はDCオフセツト付加手段、３１１，３１２は
ミラー積分回路、３１３，３１４は高周波スイツ
チ（例えばHP33102A）３１５は遅延線、３１７
はインバータである。３０１は被測定回路３０６
にトリガ入力４０１を供給する。３０２は同じく
電源電流４０２を供給する。４０３は検出ゲート
３０７にゲート電流４０３を供給する。４０２，
４０３は４０１をはさむ十分広い時間において一
定値を有する。３０６は４０１をうけて出力電流
４０６を発生する。４０４は４０６以上の振幅を
有するパルスで、それ自身またはそれが遅延線３
１５で遅らされた４０５のどちらかが高周波スイ
ツチ３１３，３１４により選択されて、フイード
バツク信号４０７を３１０で付加された後３０７
のバイアス電流として供給される。アナログゲー
ト３２１〜３２４はコントロールパルス４１１〜
４１４で開閉制御される。４０１〜４０４の周期
をT1、４２０〜４２４の周期をT2とするとT2≫
T1である。例えばT1＝10μs、T2＝1msと設定す
ることができる。３０７は和｛４０６＋４０７＋
（４０４または４０５）｝が閾値に達した瞬間にス
イツチする。４２０＝“１”の場合、オフセツト
４０９を調整することにより３０７→３０８→３
１１→３０７のフイードバツクがかかつた状態で
３０７のスイツチング確率を50％前後の一定値に
することができる。この状態では、４０４＋４０
６＋４０７＝const.となる。一方４２０＝“０”
で３０７→３０８→３１２→３０７のフイードバ
ツクがかかつた状態では４０５＋４０６＋４０７
＝const.となる。従つて３１６出力は（４０４の
ピーク値の時刻での４０６の値）と（４０５のピ
ーク値の時刻での４０６の値）との差、すなわち
４０６の振幅になる。
あり、第４図は同装置で用いられる入力パルスの
タイムチヤートを示したものである。第３図で３
０１〜３０４は互いに同期のとれたパルス発生器
であり２０１〜２０４に示すパルスを発生してい
る。３０８，３１６は差動増振器、３０９，３１
０はDCオフセツト付加手段、３１１，３１２は
ミラー積分回路、３１３，３１４は高周波スイツ
チ（例えばHP33102A）３１５は遅延線、３１７
はインバータである。３０１は被測定回路３０６
にトリガ入力４０１を供給する。３０２は同じく
電源電流４０２を供給する。４０３は検出ゲート
３０７にゲート電流４０３を供給する。４０２，
４０３は４０１をはさむ十分広い時間において一
定値を有する。３０６は４０１をうけて出力電流
４０６を発生する。４０４は４０６以上の振幅を
有するパルスで、それ自身またはそれが遅延線３
１５で遅らされた４０５のどちらかが高周波スイ
ツチ３１３，３１４により選択されて、フイード
バツク信号４０７を３１０で付加された後３０７
のバイアス電流として供給される。アナログゲー
ト３２１〜３２４はコントロールパルス４１１〜
４１４で開閉制御される。４０１〜４０４の周期
をT1、４２０〜４２４の周期をT2とするとT2≫
T1である。例えばT1＝10μs、T2＝1msと設定す
ることができる。３０７は和｛４０６＋４０７＋
（４０４または４０５）｝が閾値に達した瞬間にス
イツチする。４２０＝“１”の場合、オフセツト
４０９を調整することにより３０７→３０８→３
１１→３０７のフイードバツクがかかつた状態で
３０７のスイツチング確率を50％前後の一定値に
することができる。この状態では、４０４＋４０
６＋４０７＝const.となる。一方４２０＝“０”
で３０７→３０８→３１２→３０７のフイードバ
ツクがかかつた状態では４０５＋４０６＋４０７
＝const.となる。従つて３１６出力は（４０４の
ピーク値の時刻での４０６の値）と（４０５のピ
ーク値の時刻での４０６の値）との差、すなわち
４０６の振幅になる。
第５図には他の出力電流振幅測定装置を示す。
同図で５０１，５０３，５０５はパルス発生器５
０６は被測定回路、５０７は検出ゲート、５０８
は高速増幅器（例Ｂ＆HDC3002A）、５０９はサ
ンプリングオシロスコープのサンプリングヘツ
ド、５１０はそのタイムベース、５１１は５１０
の周期出力パルスを１／16に分周する分周器、５
１２は５１１出力をさらに１／64に分周する分周
器である。５１３〜５１６はサンプルホールド回
路、５１７，５１８，５２８は差動増幅器、５１
９，５２０はDCオフセツト付加回路、５２１，
５２２はミラー積分回路、５２３〜５２７はアナ
ログゲートである。５２９は遅延線である。同図
中のパルス６０１〜６２５のタイムチヤートを第
６図に示す。５０１は５０６の電源電流６０１
を、５０３は５０６へのトリガ入力６０３を、５
０５は検出ゲートのゲート電流６０５をそれぞれ
供給する。６０１及び６０５は第６図に示すよう
に６０３をはさむ十分広い時間において一定値を
有するパルスである。５０６は６０３を受けて出
力電流６０６を発生する。５０７は６０６とバイ
アス電流６０７の和がその閾値に達した時にスイ
ツチし出力電圧を発生する。この出力電圧は増幅
器５０８で増幅され信号６０８としてサンプリン
グヘツド５０９のAchに入力される。本サンプリ
ングヘツドはフイードスルー型の構造を有してお
り、６０８はそのサンプリングヘツドから出た後
遅延線５２９を経て信号６０９としてBchに入力
される。Achサンプリングヘツドの垂直軸増幅器
出力６１０及びBchサンプリングヘツドの垂直軸
増幅器出力はそれぞれサンプルホールド回路５１
３と５１４及び５１５と５１６に入力される。６
０５はサンプリングレートを１／16分周した矩形
波６２７でオン・オフ変調される。５１３，５１
５へのサンプリングパルス６２１及び５１４，５
１６へのサンプリングパルス６２２は６２７に同
期した位相の180゜異なるパルスである。従つて５
１３及び５１４の出力の差６１２及び５１５，５
１６の出力の差６１３はそれぞれ６０８，６０９
信号をチヨツビング検出した出力となつている。
アナログゲート５２３〜５２６はそれぞれ６２７
を１／64分周した信号６２３〜６２６でオン・オ
フ制御される。サンプリングタイムベースのサン
プリング時刻を第６図６３０に示すように検出ゲ
ート出力電圧がＡチヤネルに到達する時刻とＢチ
ヤネルに到達する時刻との中間に設定しておく。
アナログゲート５２３，５２５が閉じている時間
ではDCオフセツト６１４を適当に調節すること
により５０９→５１７→５２１のフイードバツク
ループが働いてサンプリング時刻６３０において
６０８が“０”である確率と“１”である確率が
等しいようにバイアス電流６０７が定まる。すな
わち検出ゲート５０７が全然スイツチしない状態
とトリガ入力６０３に伴う出力電流６０６を受け
てスイツチする状態の中間の状態にバイアスされ
る。一方アナログゲート５２４，５２６が閉じて
いる時間ではDCオフセツト６１５を適当に調節
することにより５０９→５１８→５２２のフイー
ドバツクループが働いてサンプリング時刻６３０
において６０９が“０”である確率と“１”であ
る確率が等しいようにバイアス電流６０７が定ま
る。すなわち、検出ゲート５０７がゲート電流印
加時に既にスイツチしている状態とトリガ入力６
０３に伴う出力電流６０６を受けてスイツチする
状態の中間の状態にバイアスされる。それぞれの
フイードバツクループは時分割で閉じられるがそ
れぞれが定常状態に到達している場合、積分回路
５２１，５２２出力の差を示している差動増幅器
５２８出力は注目する出力電流振幅を表わしてい
る。
同図で５０１，５０３，５０５はパルス発生器５
０６は被測定回路、５０７は検出ゲート、５０８
は高速増幅器（例Ｂ＆HDC3002A）、５０９はサ
ンプリングオシロスコープのサンプリングヘツ
ド、５１０はそのタイムベース、５１１は５１０
の周期出力パルスを１／16に分周する分周器、５
１２は５１１出力をさらに１／64に分周する分周
器である。５１３〜５１６はサンプルホールド回
路、５１７，５１８，５２８は差動増幅器、５１
９，５２０はDCオフセツト付加回路、５２１，
５２２はミラー積分回路、５２３〜５２７はアナ
ログゲートである。５２９は遅延線である。同図
中のパルス６０１〜６２５のタイムチヤートを第
６図に示す。５０１は５０６の電源電流６０１
を、５０３は５０６へのトリガ入力６０３を、５
０５は検出ゲートのゲート電流６０５をそれぞれ
供給する。６０１及び６０５は第６図に示すよう
に６０３をはさむ十分広い時間において一定値を
有するパルスである。５０６は６０３を受けて出
力電流６０６を発生する。５０７は６０６とバイ
アス電流６０７の和がその閾値に達した時にスイ
ツチし出力電圧を発生する。この出力電圧は増幅
器５０８で増幅され信号６０８としてサンプリン
グヘツド５０９のAchに入力される。本サンプリ
ングヘツドはフイードスルー型の構造を有してお
り、６０８はそのサンプリングヘツドから出た後
遅延線５２９を経て信号６０９としてBchに入力
される。Achサンプリングヘツドの垂直軸増幅器
出力６１０及びBchサンプリングヘツドの垂直軸
増幅器出力はそれぞれサンプルホールド回路５１
３と５１４及び５１５と５１６に入力される。６
０５はサンプリングレートを１／16分周した矩形
波６２７でオン・オフ変調される。５１３，５１
５へのサンプリングパルス６２１及び５１４，５
１６へのサンプリングパルス６２２は６２７に同
期した位相の180゜異なるパルスである。従つて５
１３及び５１４の出力の差６１２及び５１５，５
１６の出力の差６１３はそれぞれ６０８，６０９
信号をチヨツビング検出した出力となつている。
アナログゲート５２３〜５２６はそれぞれ６２７
を１／64分周した信号６２３〜６２６でオン・オ
フ制御される。サンプリングタイムベースのサン
プリング時刻を第６図６３０に示すように検出ゲ
ート出力電圧がＡチヤネルに到達する時刻とＢチ
ヤネルに到達する時刻との中間に設定しておく。
アナログゲート５２３，５２５が閉じている時間
ではDCオフセツト６１４を適当に調節すること
により５０９→５１７→５２１のフイードバツク
ループが働いてサンプリング時刻６３０において
６０８が“０”である確率と“１”である確率が
等しいようにバイアス電流６０７が定まる。すな
わち検出ゲート５０７が全然スイツチしない状態
とトリガ入力６０３に伴う出力電流６０６を受け
てスイツチする状態の中間の状態にバイアスされ
る。一方アナログゲート５２４，５２６が閉じて
いる時間ではDCオフセツト６１５を適当に調節
することにより５０９→５１８→５２２のフイー
ドバツクループが働いてサンプリング時刻６３０
において６０９が“０”である確率と“１”であ
る確率が等しいようにバイアス電流６０７が定ま
る。すなわち、検出ゲート５０７がゲート電流印
加時に既にスイツチしている状態とトリガ入力６
０３に伴う出力電流６０６を受けてスイツチする
状態の中間の状態にバイアスされる。それぞれの
フイードバツクループは時分割で閉じられるがそ
れぞれが定常状態に到達している場合、積分回路
５２１，５２２出力の差を示している差動増幅器
５２８出力は注目する出力電流振幅を表わしてい
る。
なお第５図の装置は第７図に示すような局部的
な改変を行うことにより直ちに６０６の出力電流
波形を測定するための装置に変更することができ
る。第７図においてトリガ入力６０３の一部は方
向性結合器７０１で分岐されて５０９のＢチヤネ
ルに入力される。途中の７０２は遅延線である。
５０７のバイアス電流はフアンクシヨンジエネレ
ータ７０３から独立に供給される。このバイアス
電流をオシロスコープ７０４のｙ軸に出力し、一
方信号６２８をｘ軸に出力することにより６０６
の立上り部分を７０４上に再生することができ
る。なお、フイードバツク信号６０７はタイムベ
ース５１０のサンプリング時刻制御信号として用
いられる。第５図と第７図の装置の構成の変更は
同軸リレー等を使い簡単に行うことができる。す
なわち第５図の装置で被測定回路の様々な入力条
件に対して出力電流振幅を求め動作点を決定し、
そのまますぐに波形観測を行なうことができる。
な改変を行うことにより直ちに６０６の出力電流
波形を測定するための装置に変更することができ
る。第７図においてトリガ入力６０３の一部は方
向性結合器７０１で分岐されて５０９のＢチヤネ
ルに入力される。途中の７０２は遅延線である。
５０７のバイアス電流はフアンクシヨンジエネレ
ータ７０３から独立に供給される。このバイアス
電流をオシロスコープ７０４のｙ軸に出力し、一
方信号６２８をｘ軸に出力することにより６０６
の立上り部分を７０４上に再生することができ
る。なお、フイードバツク信号６０７はタイムベ
ース５１０のサンプリング時刻制御信号として用
いられる。第５図と第７図の装置の構成の変更は
同軸リレー等を使い簡単に行うことができる。す
なわち第５図の装置で被測定回路の様々な入力条
件に対して出力電流振幅を求め動作点を決定し、
そのまますぐに波形観測を行なうことができる。
以上述べた如く、本発明によればジヨセフソン
論理回路の出力電流振幅を測定装置の１つの電圧
出力信号として取り出すことができ入出力特性等
を効率的に調べることができる。
論理回路の出力電流振幅を測定装置の１つの電圧
出力信号として取り出すことができ入出力特性等
を効率的に調べることができる。
第１，３，５図は本発明による出力電流振幅測
定装置を、第２，４，６図はそれぞれ第１，３，
５図の装置中のパルスのタイムチヤートを示す。
また第７図は第５図の装置を局部的に改変して実
現される出力電流波形測定装置を示す。 １０１，１０２，１０４，１０５，３０１，３
０２，３０３，３０４，３０５，５０１，５０
３，５０５……パルス発生器、１０６，３０６，
５０６……被測定回路、１０７，３０７，５０７
……検出ゲート、１０８，１０９，１１０，３０
８，３１６，５１７，５１８，５２８……差動増
幅器、１１１……パレータ、１１２……モノマル
チバイブレータ、１１３，１１４……ANDゲー
ト、１１５，３１７……インバータ、１１６，１
１７，５１３，５１４，５１５，５１６……サン
プルホールド回路、３０９，３１０，５１９，５
２０……DCオフセツト付加回路、３１３，３１
４……高周波スイツチ、３２１，３２２，３２
３，３２４，５２３，５２４，５２５，５２６，
５２７……アナログゲート、３１１，３１２，５
２１，５２２……積分回路、５０９……サンプリ
ングヘツド、５１０……サンプリングタイムベー
ス、５１１，５１２……分周器、３１５，５２
９，７０２……遅延線、７０１……方向性結合
器、７０３……フアンクシヨンジエネレータ、７
０４……オシロスコープ。
定装置を、第２，４，６図はそれぞれ第１，３，
５図の装置中のパルスのタイムチヤートを示す。
また第７図は第５図の装置を局部的に改変して実
現される出力電流波形測定装置を示す。 １０１，１０２，１０４，１０５，３０１，３
０２，３０３，３０４，３０５，５０１，５０
３，５０５……パルス発生器、１０６，３０６，
５０６……被測定回路、１０７，３０７，５０７
……検出ゲート、１０８，１０９，１１０，３０
８，３１６，５１７，５１８，５２８……差動増
幅器、１１１……パレータ、１１２……モノマル
チバイブレータ、１１３，１１４……ANDゲー
ト、１１５，３１７……インバータ、１１６，１
１７，５１３，５１４，５１５，５１６……サン
プルホールド回路、３０９，３１０，５１９，５
２０……DCオフセツト付加回路、３１３，３１
４……高周波スイツチ、３２１，３２２，３２
３，３２４，５２３，５２４，５２５，５２６，
５２７……アナログゲート、３１１，３１２，５
２１，５２２……積分回路、５０９……サンプリ
ングヘツド、５１０……サンプリングタイムベー
ス、５１１，５１２……分周器、３１５，５２
９，７０２……遅延線、７０１……方向性結合
器、７０３……フアンクシヨンジエネレータ、７
０４……オシロスコープ。
Claims (1)
- １ ジヨセフソン論理回路の出力電流振幅を測定
する装置において、被測定回路であるジヨセフソ
ン論理回路にゼロと所定有限値を交互に周期的に
くり返す電源電流を供給する手段と、該被測定回
路の入力端に前記電源電流の有限値をとる時間の
中央付近でトリガパルスを入力するパルス発生器
と、該被測定回路の出力電流と、該ジヨセフソン
論理回路にトリガパルスが与えられる前と後とで
同様に増加する所定のバイアス電流とがコントロ
ール入力として加えられる単一ジヨセフソンデバ
イスからなる検出ゲートと、該検出ゲートが零電
圧状態から電圧状態に変化したことを検出する変
化検出手段を備え、前記トリガパルスが与えられ
る前と後とで該検出ゲートが電圧状態に変化する
のに要する前記バイアス電流の値の差により該被
測定論理回路の出力電流振幅を得ることを特徴と
するジヨセフソン論理回路出力電流振幅測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22211083A JPS60114776A (ja) | 1983-11-28 | 1983-11-28 | ジョセフソン論理回路出力電流振幅測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22211083A JPS60114776A (ja) | 1983-11-28 | 1983-11-28 | ジョセフソン論理回路出力電流振幅測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114776A JPS60114776A (ja) | 1985-06-21 |
| JPH0136909B2 true JPH0136909B2 (ja) | 1989-08-03 |
Family
ID=16777297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22211083A Granted JPS60114776A (ja) | 1983-11-28 | 1983-11-28 | ジョセフソン論理回路出力電流振幅測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114776A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788380B2 (ja) * | 2006-02-15 | 2011-10-05 | ぺんてる株式会社 | 軟質部材の軸体への挿着装置 |
-
1983
- 1983-11-28 JP JP22211083A patent/JPS60114776A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60114776A (ja) | 1985-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545460B2 (en) | Power source current measurement unit for semiconductor test system | |
| US4401900A (en) | Ultra high resolution Josephson sampling technique | |
| US3505598A (en) | Pulse measuring system | |
| US5057771A (en) | Phase-locked timebase for electro-optic sampling | |
| US4638185A (en) | Analog signal measuring apparatus | |
| US4245169A (en) | Sampling circuit and method therefor | |
| JPH0136909B2 (ja) | ||
| US4571541A (en) | Method for determining charged energy states of semiconductor or insulator materials by using deep level transient spectroscopy, and an apparatus for carrying out the method | |
| Batrakov et al. | Precision digital signal integrators with accurate synchronization | |
| EP0117259B1 (en) | A method for determining charged energy states of semiconductor or insulator materials by using deep level transient spectroscopy, and an apparatus for carrying out the method | |
| Wolf | Picosecond sampling with Josephson junctions | |
| JPH0367227B2 (ja) | ||
| US4862073A (en) | Repetitive wave sampler | |
| Chapman et al. | Conversion of a multichannel analyser into an analogue signal averager | |
| JPH0572242A (ja) | 半導体集積回路装置の試験装置 | |
| Ellison et al. | Nondestructive diagnostics for measuring the phase, position and intensity of 15 enA beams from the IUCF cyclotron | |
| Frosien et al. | Breakthrough in internal failure analysis of integrated circuits | |
| SU900198A1 (ru) | Стробоскопический цифровой измеритель мгновенных значений повтор ющихс сигналов | |
| KR0132455Y1 (ko) | 인써킷테스터의 동기제어회로 | |
| HU189784B (en) | Process and circuit arrangement for sampling controlled by phase shifter circuit of fast synchronization | |
| JP2000111581A (ja) | 特性測定装置および特性測定方法 | |
| JPS5823587B2 (ja) | トリガ−シンゴウハツセイソウチ | |
| JPH06222107A (ja) | ヒステリシス幅の測定方法 | |
| JP2004179951A (ja) | 時間電圧変換器及び方法 | |
| HU205668B (en) | Method and circuit arrangement for high-precision transient examination of high-frequency active and passive circuits |