JPH0137004B2 - - Google Patents
Info
- Publication number
- JPH0137004B2 JPH0137004B2 JP22907082A JP22907082A JPH0137004B2 JP H0137004 B2 JPH0137004 B2 JP H0137004B2 JP 22907082 A JP22907082 A JP 22907082A JP 22907082 A JP22907082 A JP 22907082A JP H0137004 B2 JPH0137004 B2 JP H0137004B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- terminal
- impedance element
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000003786 synthesis reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/005—Interface circuits for subscriber lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、例えば電話交換機の加入者回路に使
用されて音声信号伝送に必要な終端インピーダン
スを生成するインピーダンス合成回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an impedance synthesis circuit that is used, for example, in a subscriber circuit of a telephone exchange and generates a termination impedance necessary for voice signal transmission.
従来この種のインピーダンス合成回路は、特開
昭57−72464号明細書（ラモン・コン・ウー・チ
ー・ジユニア）に記載されているように２つの端
子に接続された２本の抵抗とその抵抗の他端を駆
動する２つの電圧増幅器を持ち、該２つの電圧増
幅器は前記２つの端子の差電圧を一定の伝達関数
を通して駆動される。また、チーの発明ではこの
伝達関数として一定値Ｋを設定しており、これは
よく知られた演算増幅器を用いた反転増幅器によ
つて得ている。今出力の電圧増幅器のゲインを１
とし、前記抵抗を各々ＲΩまた伝達関数Ｋとした
時２端子間のインピーダンスＺは、
Ｚ＝2R／１−2K ………(1)
となる。 Conventionally, this type of impedance synthesis circuit consists of two resistors connected to two terminals and their resistors, as described in Japanese Patent Application Laid-Open No. 72464/1983 (Ramon Kong Wu Chi Jiuniar). It has two voltage amplifiers driving the other ends, and the two voltage amplifiers are driven by the difference voltage between the two terminals through a constant transfer function. Furthermore, in Chi's invention, a constant value K is set as this transfer function, which is obtained by an inverting amplifier using a well-known operational amplifier. Now set the output voltage amplifier gain to 1
When each of the above resistances is RΩ and the transfer function is K, the impedance Z between the two terminals is Z=2R/1-2K (1).
従つて、伝達関数Ｋを
Ｋ＝１／２−Ｒ／Ｚ ………(2)
と選べばＺなるインピーダンスを得る事ができ
る。従つて必要なインピーダンスに対して(2)式を
計算してＫを決定し反転増幅器の利得を決めねば
ならないので、必要なインピーダンスと伝達関数
との間の対応が１：１にならなかつたインピーダ
ンス合成は、必要なインピーダンスと同一または
それと実数倍の関係にある素子によつて得られる
という事が設計上望ましく、前記チーの発明では
それの実現が不可能であつた。 Therefore, if the transfer function K is chosen as K=1/2-R/Z (2), an impedance of Z can be obtained. Therefore, it is necessary to calculate equation (2) for the required impedance, determine K, and determine the gain of the inverting amplifier. It is desirable from a design point of view that the synthesis be achieved by elements having the same impedance as the required impedance or a real number multiple thereof, but this was not possible with the invention of Qi.
本発明の目的は、上記に述べた従来の技術の欠
点を解決する為に伝達関数の部分を４つのインピ
ーダンス素子と１つの演算増幅器により構成し、
該４つのインピーダンス素子のうちの１つを必要
とするインピーダンスと等しく又は実数倍とする
事によつてインピーダンス合成を行ない、必要な
インピーダンスを容易に得るインピーダンス合成
回路を提供することにある。 An object of the present invention is to configure the transfer function part with four impedance elements and one operational amplifier in order to solve the drawbacks of the conventional technology described above.
To provide an impedance synthesis circuit which performs impedance synthesis by making one of the four impedance elements equal to or a real number multiple of the required impedance and easily obtains the required impedance.
本発明のインピーダンス合成回路は、第１の端
子、第２の端子、及び第１の抵抗、第２の抵抗を
有し、該２つの抵抗の各々の一方の端が各々２つ
の端子に各々接続され、前記２つの抵抗の各々の
他方の端を各々駆動するよう接続された第１およ
び第２の電圧増幅器と、前記第１の端子と第２の
端子間の差電圧に応じた不平衝出力電圧を生じる
差動増幅器を有し、該差動増幅器の出力は、イン
ピーダンス合成の為のアナログ演算回路に接続さ
れ、該アナログ演算回路の出力が前記第１および
第２の電圧増幅器の各々に接続され、更に、前記
アナログ演算回路は、１つの演算増幅器と第１な
いし第４のインピーダンス素子より成り、第１お
よび第２のインピーダンス素子は一端が該演算増
幅器の反転入力に接続され、第２のインピーダン
ス素子は、他端が該演算増幅器の出力に接続さ
れ、また第１のインピーダンス素子の他端は、第
３のインピーダンス素子の一端と共通に接続され
て前記アナログ演算回路の入力を構成し、該第３
のインピーダンス素子の他端は第４のインピーダ
ンス素子の一端と共通に該演算増幅器の正相入力
に接続され、更に該第４のインピーダンス素子の
他端は、接地されていて第３、第４のインピーダ
ンスを等しくすることにより第１と第２の端子間
にインピーダンスを合成する事を特徴とする。 The impedance synthesis circuit of the present invention has a first terminal, a second terminal, a first resistor, and a second resistor, and one end of each of the two resistors is connected to each of the two terminals. first and second voltage amplifiers connected to drive the other ends of each of the two resistors, and an unbalanced output responsive to a voltage difference between the first terminal and the second terminal. It has a differential amplifier that generates a voltage, the output of the differential amplifier is connected to an analog calculation circuit for impedance synthesis, and the output of the analog calculation circuit is connected to each of the first and second voltage amplifiers. Further, the analog operational circuit includes one operational amplifier and first to fourth impedance elements, one end of the first and second impedance elements is connected to the inverting input of the operational amplifier, and the second impedance element is connected to the inverting input of the operational amplifier. The other end of the impedance element is connected to the output of the operational amplifier, and the other end of the first impedance element is commonly connected to one end of the third impedance element to constitute an input of the analog operational circuit, The third
The other end of the impedance element is connected to the positive phase input of the operational amplifier in common with one end of the fourth impedance element, and the other end of the fourth impedance element is grounded and connected to the third and fourth impedance elements. It is characterized by combining impedance between the first and second terminals by making the impedances equal.
また、第１のインピーダンス素子を２端子のイ
ンピーダンスネツトワークとした構成とする事を
特徴とする。 Further, it is characterized in that the first impedance element is configured as a two-terminal impedance network.
次に図面を参照して本発明について説明する。 Next, the present invention will be explained with reference to the drawings.
図は本発明の一実施例を示すブロツク図であ
る。図において参照数字１はよく知られた電圧フ
オロワであり、正相入力１１ａ、反転入力１１
ｂ、出力１１ｃを有するオペアンプ１１によつて
構成され、入力端子１１ａから出力端子１１ｃま
での電圧ゲインは１倍である。参照数字２は反転
増幅器であり、正相入力２１ａ、反転入力２１
ｂ、出力２１ｃを有するオペアンプ２１、抵抗２
２，２３によつて構成され、反転増幅器２の入力
端子２１ａから出力端子２１ｃまでの電圧利得は
−１倍である。また、参照数字３は差動増幅器で
あり、正相入力３１ａ、反転入力３１ｂ出力３１
ｃを有するオペアンプ３１と抵抗３２〜３５によ
り構成され、入力端子７，８から出力３１ｃまで
の利得は−１に設定してある。更に参照数字４は
伝達関数部であり、正相入力４１ａ、反転入力４
１ｂ、出力４１ｃを有するオペアンプ４１、イン
ピーダンス素子４２、抵抗４３〜４５により構成
される。ここで抵抗４４と抵抗４５を等しく選び
インピーダンス素子４２をＺ、抵抗４３の値を
2Rとすると、伝達関数部４の入力４１ｄから出
力４１ｃの伝達関数Ｆは(3)式で表される。 The figure is a block diagram showing one embodiment of the present invention. In the figure, reference number 1 is a well-known voltage follower, with a positive phase input 11a and an inverted input 11.
b, and an operational amplifier 11 having an output 11c, and the voltage gain from the input terminal 11a to the output terminal 11c is 1. Reference number 2 is an inverting amplifier, with a positive phase input 21a and an inverting input 21.
b, operational amplifier 21 with output 21c, resistor 2
2 and 23, and the voltage gain from the input terminal 21a to the output terminal 21c of the inverting amplifier 2 is -1. Further, reference number 3 is a differential amplifier, which has a positive phase input 31a, an inverted input 31b, and an output 31.
The gain from the input terminals 7 and 8 to the output 31c is set to -1. Furthermore, reference numeral 4 is a transfer function section, which has a positive phase input 41a and an inverted input 4.
1b, an operational amplifier 41 having an output 41c, an impedance element 42, and resistors 43 to 45. Here, the resistor 44 and the resistor 45 are selected equally, the impedance element 42 is Z, and the value of the resistor 43 is
2R, the transfer function F from the input 41d to the output 41c of the transfer function section 4 is expressed by equation (3).
Ｆ＝１／２（１−2R／Ｚ） ………(3)
端子７，８は入力端子であり、この間に所望す
るインピーダンスが合成される。抵抗５，６は入
力端子に一方を接続され、他端は電圧フオロワ１
及び反転増幅器２により駆動される。端子７，８
間の電圧は差動増幅器３によりシングルエンド出
力に変換されて伝達関数部４に入り更にこの出力
４１ｃは電圧フオロワ１の入力１１ａ、反転増幅
器２の入力２１ｄに入力される。今、抵抗５及び
６を各々抵抗値がＲであるとすれば端子７，８か
ら端子１１ｃ，２１ｃまでの電圧利得は、先程の
(3)式で表わされる。従つて端子７，８間のインピ
ーダンスZIは次の(4)式で表わされる
ZI＝2R／１−2F ………(4)
これは以下のように簡単化される
ZI＝Ｚ ………(5)
従つて、伝達関数部４のインピーダンス素子４
２の値がそのまま端子７，８間のインピーダンス
となる。また、インピーダンスは(3)式の2R／Ｚの項
で決まるのでこの比が一定になつていればＺは自
由に選ぶ事ができる。従つて必らずしもＺは必要
なインピーダンスと同一にしなくてはならない制
約はない。 F=1/2 (1-2R/Z) (3) Terminals 7 and 8 are input terminals, and a desired impedance is synthesized between them. One end of the resistors 5 and 6 is connected to the input terminal, and the other end is connected to the voltage follower 1.
and an inverting amplifier 2. terminals 7, 8
The voltage between them is converted into a single-ended output by the differential amplifier 3 and enters the transfer function section 4, and this output 41c is input to the input 11a of the voltage follower 1 and the input 21d of the inverting amplifier 2. Now, if the resistance value of resistors 5 and 6 is R, the voltage gain from terminals 7 and 8 to terminals 11c and 21c is as follows.
It is expressed by equation (3). Therefore, the impedance Z I between terminals 7 and 8 is expressed by the following equation (4) Z I = 2R/1-2F ...... (4) This can be simplified as follows Z I = Z ... ...(5) Therefore, the impedance element 4 of the transfer function section 4
The value of 2 directly becomes the impedance between terminals 7 and 8. Furthermore, since impedance is determined by the term 2R/Z in equation (3), Z can be freely selected as long as this ratio is constant. Therefore, there is no restriction that Z must necessarily be the same as the required impedance.
以上のようにして本発明では、必要とするイン
ピーダンスと実数倍の関係にあるインピーダンス
素子によつて簡単にインピーダンス合成を行なえ
る。尚インピーダンス素子は１つの素子に限られ
るものではなく、抵抗、コンデンサ、コイルによ
つて得られる２端子インピーダンスネツトワーク
でもよい。 As described above, according to the present invention, impedance synthesis can be easily performed using impedance elements having a relationship of a required impedance and a real number multiple. Note that the impedance element is not limited to one element, but may be a two-terminal impedance network obtained by a resistor, a capacitor, and a coil.
本発明は以上説明したように、伝達関数を１つ
のオペアンプと４つのインピーダンス素子により
構成する事により、必要とするインピーダンス合
成を必要なインピーダンスと実数倍の関係という
単純な対応によつて得られるインピーダンス素子
又はインピーダンスネツトワークにより構成でき
る効果がある。 As explained above, the present invention configures the transfer function with one operational amplifier and four impedance elements, and the impedance obtained by the simple correspondence between the required impedance and the real number multiplier. There is an effect that it can be constructed by an element or an impedance network.
図は本発明の一実施例を示す回路図である。
１……電圧フオロワ、１１……オペアンプ、２
……反転増幅器、２１……オペアンプ、３……差
動増幅器、３１……オペアンプ、３２〜３５……
抵抗、４……伝達関数部、４１……オペアンプ、
４２……インピーダンス素子。
The figure is a circuit diagram showing one embodiment of the present invention. 1... Voltage follower, 11... Operational amplifier, 2
... Inverting amplifier, 21 ... Operational amplifier, 3 ... Differential amplifier, 31 ... Operational amplifier, 32 to 35 ...
Resistor, 4...transfer function section, 41... operational amplifier,
42... Impedance element.
Claims (1)
第２の抵抗を有し、該２つの抵抗の各々の一方の
端が各々２つの端子に各々接続され、前記２つの
抵抗の各々の他方の端を各々駆動するよう接続さ
れた第１および第２の電圧増幅器と、前記第１の
端子と第２の端子間の差電圧に応じた不平衝出力
電圧を生じる差動増幅器を有し、該差動増幅器の
出力は、インピーダンス合成の為のアナログ演算
回路に接続され、該アナログ演算回路の出力が前
記第１および第２の電圧増幅器の各々に接続さ
れ、更に、前記アナログ演算回路は、１つの演算
増幅器と第１ないし第４のインピーダンス素子よ
り成り、第１および第２のインピーダンス素子は
一端が該演算増幅器の反転入力に接続され、第２
のインピーダンス素子は、他端が該演算増幅器の
出力に接続され、また第１のインピーダンス素子
の他端は、第３のインピーダンス素子の一端と共
通に接続されて前記アナログ演算回路の入力を構
成し、該第３のインピーダンス素子の他端は第４
のインピーダンス素子の一端と共通に該演算増幅
器の正相入力に接続され、更に該第４のインピー
ダンス素子の他端は、接地されていて第３、第４
のインピーダンスを等しくすることにより第１と
第２の端子間にインピーダンスを合成する事を特
徴とするインピーダンス合成回路。 ２ 前記特許請求の範囲第１項記載のインピーダ
ンス素子を２端子のインピーダンスネツトワーク
とした構成とする事を特徴とするインピーダンス
合成回路。[Claims] 1. A first terminal, a second terminal, and a first resistor;
a second resistor, one end of each of the two resistors is connected to each of the two terminals, and the first and second resistors are connected to drive the other end of each of the two resistors, respectively. 2 voltage amplifiers, and a differential amplifier that generates an unbalanced output voltage according to the voltage difference between the first terminal and the second terminal, and the output of the differential amplifier is an analog voltage amplifier for impedance synthesis. The output of the analog arithmetic circuit is connected to each of the first and second voltage amplifiers, and the analog arithmetic circuit includes one operational amplifier and the first to fourth impedance elements. The first and second impedance elements have one end connected to the inverting input of the operational amplifier, and the second impedance element connected to the inverting input of the operational amplifier.
The other end of the impedance element is connected to the output of the operational amplifier, and the other end of the first impedance element is commonly connected to one end of the third impedance element to constitute an input of the analog operational circuit. , the other end of the third impedance element is connected to the fourth impedance element.
The fourth impedance element is connected in common to one end thereof to the positive phase input of the operational amplifier, and the other end of the fourth impedance element is grounded.
An impedance synthesis circuit characterized in that impedance is synthesized between a first terminal and a second terminal by making the impedances of the terminals equal. 2. An impedance synthesis circuit characterized in that the impedance element according to claim 1 is configured as a two-terminal impedance network.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22907082A JPS59122110A (en) | 1982-12-28 | 1982-12-28 | Impedance synthesizing circuit |
| US06/565,975 US4600811A (en) | 1982-12-28 | 1983-12-27 | Subscriber line interface circuit |
| EP83307997A EP0112731B1 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| DE8383307997T DE3378455D1 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| CA000444391A CA1206649A (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| AU22978/83A AU563506B2 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22907082A JPS59122110A (en) | 1982-12-28 | 1982-12-28 | Impedance synthesizing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122110A JPS59122110A (en) | 1984-07-14 |
| JPH0137004B2 true JPH0137004B2 (en) | 1989-08-03 |
Family
ID=16886260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22907082A Granted JPS59122110A (en) | 1982-12-28 | 1982-12-28 | Impedance synthesizing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122110A (en) |
-
1982
- 1982-12-28 JP JP22907082A patent/JPS59122110A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122110A (en) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964149B2 (en) | Filter circuit | |
| US4315227A (en) | Generalized switched-capacitor active filter | |
| JPH0828644B2 (en) | Active phase equalizer | |
| JPH0159767B2 (en) | ||
| JPS5811124B2 (en) | Frequency characteristic adjustment circuit | |
| US4607243A (en) | Complex capacitive impedance with a voltage follower circuit | |
| JPH0137004B2 (en) | ||
| JPS63232705A (en) | Integrated active electronic filter | |
| RU2019023C1 (en) | Active rc filter | |
| JPS6056012B2 (en) | Frequency characteristic adjustment circuit | |
| JP2666860B2 (en) | Negative impedance circuit | |
| JPS5834813Y2 (en) | Multi-frequency “ro” wave device | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| US5128992A (en) | Hybrid circuit | |
| SU1187241A1 (en) | Active low-pass rc-filter | |
| JPH0246107Y2 (en) | ||
| JPH0633703Y2 (en) | De-emphasis circuit | |
| JPH0352045Y2 (en) | ||
| JPS6218089B2 (en) | ||
| JPS6147450B2 (en) | ||
| JP2730107B2 (en) | Current mirror circuit | |
| JPS6058710A (en) | Impedance synthesis circuit | |
| JPS5824220A (en) | Variable equalizer | |
| JPS6134702B2 (en) | ||
| JPH0513049Y2 (en) |