JPH0633703Y2 - De-emphasis circuit - Google Patents
De-emphasis circuitInfo
- Publication number
- JPH0633703Y2 JPH0633703Y2 JP15990887U JP15990887U JPH0633703Y2 JP H0633703 Y2 JPH0633703 Y2 JP H0633703Y2 JP 15990887 U JP15990887 U JP 15990887U JP 15990887 U JP15990887 U JP 15990887U JP H0633703 Y2 JPH0633703 Y2 JP H0633703Y2
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- capacitor
- circuit
- resistor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はFM伝送に使用されるエンファシス回路のうち受
信側で使用されるディエンファシス回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a de-emphasis circuit used on the receiving side of an emphasis circuit used for FM transmission.
エンファシス回路はFM伝送における、信号対雑音比の改
善のために使用される。一般にエンファシス回路の特性
はTマイクロセカンドという表し方で規定される。更
に、衛星を使用した国際間通信においてはCCITT勧告
(J.17)で規定されたエンファシス回路が使用されてい
る。近年、衛星通信は国際間通信のみならず、地域通信
にも使用されてきている。このために種々のエンファシ
ス特性に簡単に変更できることが望まれる。The emphasis circuit is used for improving the signal-to-noise ratio in FM transmission. Generally, the characteristic of the emphasis circuit is defined by the expression T microsecond. Furthermore, in international communication using satellites, the emphasis circuit specified in CCITT Recommendation (J.17) is used. In recent years, satellite communication has been used not only for international communication but also for regional communication. For this reason, it is desired that various emphasis characteristics can be easily changed.
このTマイクロセカンド、及びCCITT勧告J.17の夫々の
エンファシスの特性を第2図及び第3図により説明す
る。The characteristics of the emphasis of T microsecond and CCITT Recommendation J.17 will be described with reference to FIGS. 2 and 3.
第2図は1個の演算増幅器3、2個の抵抗器R1,R2及び
1個のコンデンサCにより構成したTマイクロセカンド
のディエンファシス回路である。この回路の利得周波数
特性は下式で表される。FIG. 2 shows a T microsecond de-emphasis circuit composed of one operational amplifier 3, two resistors R 1 and R 2 and one capacitor C. The gain frequency characteristic of this circuit is expressed by the following equation.
クロスオーバ周波数(x)にて、|G|=1であるか
ら、 第3図は1個の演算増幅器3,3個の抵抗器R1,R2,R7及
び1個のコンデンサCで構成されたCCITT勧告J.17によ
る特性のディエンファシス回路である。この回路の利得
周波数特性は下式で表される。 Since | G | = 1 at the crossover frequency (x), FIG. 3 shows a characteristic de-emphasis circuit according to CCITT Recommendation J.17 which is composed of one operational amplifier 3, three resistors R 1 , R 2 , R 7 and one capacitor C. The gain frequency characteristic of this circuit is expressed by the following equation.
一方、CCITT勧告J.17によるディエンファシス特性は、
次式で規定されている。なお、クロスオーバ周波数は1.
42KHzである。 On the other hand, the de-emphasis characteristic according to CCITT Recommendation J.17 is
It is specified by the following formula. The crossover frequency is 1.
42KHz.
したがって、 C(R2+R7)=1/3000 上の3式より、 R1=9.932×10-5/C R2=2.948×10-4/C R7=3.849×10-5/C したがって、これらを第4図及び第5図に示す従来の回
路例に適用した場合を示す。なお、ここでは3種類のデ
ィエンファシス特性に設定することができる例を示して
いる。 Therefore, C (R 2 + R 7 ) = 1/3000 From the above three formulas, R 1 = 9.932 × 10 −5 / CR 2 = 2.948 × 10 −4 / CR 7 = 3.849 × 10 −5 / C Therefore, these are the conventional circuits shown in FIGS. 4 and 5. The case applied to the example is shown. Here, an example is shown in which three types of de-emphasis characteristics can be set.
先ず第4図の回路例について説明する。First, the circuit example of FIG. 4 will be described.
この回路例では、演算増幅器3に対して抵抗R1,R2,
R4,R6,R7及びコンデンサC1,C2,C3を切替接続できる
ように構成している。そして、端子11,12間を接続した
時はCCITT勧告J.17のディエンファシス特性が得られ
る。また、端子13,14間を接続した時はT1マイクロセカ
ンド特性となり、端子15,16間を接続した時はT2マイク
ロセカンド特性となる。In this circuit example, resistors R 1 , R 2 ,
The R 4, R 6, R 7 and capacitor C 1, C 2, C 3 are configured to be switched connection. When the terminals 11 and 12 are connected, the CCITT recommendation J.17 de-emphasis characteristic is obtained. Further, when the terminals 13 and 14 are connected, the T 1 microsecond characteristic is obtained, and when the terminals 15 and 16 are connected, the T 2 microsecond characteristic is obtained.
したがって、上述した計算式を第4図に適用すると、各
定数は1つの定数を適当に定めると順次算出できる。例
えば、コンデンサC1の静電容量を適当な値に決めると、
各定数は以下の式で求めることができる。Therefore, if the above-mentioned calculation formula is applied to FIG. 4, each constant can be sequentially calculated if one constant is appropriately determined. For example, if the capacitance of the capacitor C 1 is set to an appropriate value,
Each constant can be calculated by the following formula.
R1=9.932×10-5/C1 R7=3.849×10-5/C1 R2=2.948×10-4/C1 R4=T1/C2 R6=T2/C3 これらの式から判るようにクロスオーバ周波数における
各ディエンファシスの利得を1に揃えるには、各抵抗の
抵抗値は勿論、各コンデンサの静電容量も夫々異なる値
に設定する必要がある。ディエンファシス特性は、送信
側の変調信号を忠実に復元させるために高い精度が要求
される。したがって、各抵抗器,コンデンサは抵抗値,
静電容量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価である。しか
も、各コンデンサの静電容量は互いに関連した値である
ため、夫々1個のコンデンサで希望の値に設定できずに
複数のコンデンサが必要となる可能性が高い。R 1 = 9.932 x 10 -5 / C 1 R 7 = 3.849 x 10 -5 / C 1 R 2 = 2.948 x 10 -4 / C 1 R 4 = T 1 / C 2 R 6 = T 2 / C 3 As can be seen from these equations, in order to make the gain of each de-emphasis at unity at the crossover frequency equal to 1, not only the resistance value of each resistor but also the capacitance of each capacitor should be different. Must be set. The de-emphasis characteristic requires high accuracy in order to faithfully restore the modulated signal on the transmitting side. Therefore, each resistor and capacitor have a resistance value,
High accuracy is required so that the calculated capacitance values are the same. High precision capacitors are expensive. Moreover, since the capacitance of each capacitor is a value related to each other, it is highly possible that one capacitor cannot be set to a desired value and a plurality of capacitors are required.
次に、第5図の回路例について説明する。この回路例で
は、演算増幅器3に対して抵抗R2,R4,R6,R7,R11,R
12,R13及びコンデンサCを切替スイッチ21a〜21cで連
動して切替接続できるように構成している。そして、こ
こでは、基本となる第2図並びに第3図のディエンファ
シス回路のコンデンサの静電容量は一定値に固定し、各
抵抗器の抵抗値を切替スイッチにより変化して各種ディ
エンファシス特性を切替えるようにしている。この場合
の各定数はコンデンサCの静電容量を適当に定めれば各
抵抗器の抵抗値は、以下の式で求めることができる。Next, the circuit example of FIG. 5 will be described. In this circuit example, the resistances R 2 , R 4 , R 6 , R 7 , R 11 , R with respect to the operational amplifier 3 are used.
12 , R 13 and the capacitor C are configured so that they can be switched and connected by interlocking with the changeover switches 21a to 21c. Then, here, the electrostatic capacitance of the capacitor of the de-emphasis circuit shown in FIG. 2 and FIG. 3 which is the basic is fixed to a constant value, and the resistance value of each resistor is changed by the changeover switch to obtain various de-emphasis characteristics. I am trying to switch. For each constant in this case, if the electrostatic capacitance of the capacitor C is appropriately determined, the resistance value of each resistor can be obtained by the following formula.
R4=T1/C R7=3.849×10-5/C R6=T2/C R2=2.948×10-4/C R11=9.932×10-5/C このディエンファシス回路は、1個のコンデンサで実現
でき、かつコンデンサの静電容量を任意に設定できる。
しかしながら、ディエンファシス特性を切替える時には
各抵抗器の抵抗値を全て変化しなければならないため、
多連の切替スイッチを必要とする。 R 4 = T 1 / CR 7 = 3.849 × 10 -5 / CR 6 = T 2 / CR 2 = 2.948 × 10 -4 / CR 11 = 9.932 × 10 -5 / C This de-emphasis circuit can be realized with one capacitor, and the capacitance of the capacitor can be set arbitrarily.
However, when switching the de-emphasis characteristics, it is necessary to change all resistance values of each resistor,
Requires multiple changeover switches.
従来のディエンファシス回路は、各ディエンファシスを
構成するコンデンサの静電容量値が互いに関連するの
で、複数の高価な精度の高いコンデンサを必要とした
り、あるいはコンデンサ1個で各種のディエンファシス
特性を実現するには各ディエンファシス回路を構成する
各抵抗器の抵抗値を変化させる必要があるので多連の切
替スイッチが必要とされて切替が複雑になるという問題
がある。In conventional de-emphasis circuits, the capacitance values of the capacitors that make up each de-emphasis are related to each other, so multiple expensive capacitors with high accuracy are required, or various de-emphasis characteristics can be achieved with a single capacitor. In order to do so, it is necessary to change the resistance value of each resistor that constitutes each de-emphasis circuit, so that there is a problem that a multiple changeover switch is required and the changeover becomes complicated.
本考案は、容易にディエンファシス特性を変更でき、し
かも高価な精度の高いコンデンサの数を減らして安価に
構成することを可能とするディエンファシス回路を提供
することを目的としている。An object of the present invention is to provide a de-emphasis circuit which can easily change the de-emphasis characteristic and can be constructed at a low cost by reducing the number of expensive and highly accurate capacitors.
本考案のディエンファシス回路は、演算増幅器と、この
演算増幅器の反転入力端子と出力端子との間に直列接続
した抵抗及びコンデンサと、信号入力端子と前記出力端
子との間に並列接続したそれぞれ偶数個の直列接続した
抵抗からなるn列(nは2以上の自然数)の抵抗列と、
このn列の抵抗列の夫々の中間接続点に設けたn個の端
子と、前記反転入力端子及び前記抵抗とコンデンサの接
続点に設けて前記n個の端子と対をなすn個の端子とを
備え、これらn個の端子対を選択的に接続可能な構成と
している。The de-emphasis circuit of the present invention comprises an operational amplifier, a resistor and a capacitor connected in series between the inverting input terminal and the output terminal of the operational amplifier, and an even number connected in parallel between the signal input terminal and the output terminal. A series of n resistors (n is a natural number of 2 or more) consisting of a series connected resistors,
N terminals provided at respective intermediate connection points of the n resistance rows, and n terminals provided at the connection point of the inverting input terminal and the resistor and the capacitor to form a pair with the n terminals. And the n terminal pairs are selectively connectable.
次に、本考案を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本考案の一実施例のディエンファシス回路の回
路図であり、ここでは3種のディエンファシス特性が得
られる例を示している。FIG. 1 is a circuit diagram of a de-emphasis circuit according to an embodiment of the present invention. Here, an example in which three types of de-emphasis characteristics are obtained is shown.
即ち、非反転入力端子をグランドに接続した演算増幅器
3を有しており、この演算増幅器3の反転入力端子に
は、抵抗R7の一端を接続している。そして、この抵抗R7
の他端には前記演算増幅器3の出力端子に一端を接続し
たコンデンサCの他端を接続している。また、信号入力
端子1と演算増幅器3の出力端子との間に並列接続した
3個の抵抗列R1及びR2,R3及びR4,R5及びR6と、この3
個の抵抗列の各中間接続点に設けた3個の端子11,13,15
と、前記演算増幅器3の反転入力端子あるいは前記抵抗
R7とコンデンサCの接続点に設けた3個の端子12,14,16
とを備え、これらの対をなした3対の端子11及び12,13
及び14,15及び16を選択的に相互接続可能に構成してい
る。That is, the operational amplifier 3 has a non-inverting input terminal connected to the ground, and one end of the resistor R 7 is connected to the inverting input terminal of the operational amplifier 3. And this resistance R 7
The other end of the capacitor C is connected to the output terminal of the operational amplifier 3 at the other end. In addition, three resistor strings R 1 and R 2 , R 3 and R 4 , R 5 and R 6 connected in parallel between the signal input terminal 1 and the output terminal of the operational amplifier 3, and these 3
Three terminals 11,13,15 at each intermediate connection point of each resistor string
And the inverting input terminal of the operational amplifier 3 or the resistor
Three terminals 12, 14, 16 provided at the connection point of R 7 and capacitor C
And these three pairs of terminals 11 and 12, 13
And 14, 15 and 16 are selectively interconnectable.
この構成によれば、ディエンファシス特性はこれらの端
子の相互接続位置により決定される。According to this configuration, the de-emphasis characteristic is determined by the interconnection position of these terminals.
まず、端子11,12間を接続した場合、この腕は抵抗R1,R
2,R7とのコンデンサCと演算増幅器3とで構成された
反転増幅器として動作する。この反転増幅器の利得G1は
次の式で表される。First, when terminals 11 and 12 are connected, this arm has resistances R 1 and R
2 and R 7 function as an inverting amplifier composed of a capacitor C and an operational amplifier 3. The gain G 1 of this inverting amplifier is expressed by the following equation.
一方、CCITT勧告J.17によるディエンファシス特性の理
論式は次式のとおりである。 On the other hand, the theoretical formula of the de-emphasis characteristic according to CCITT Recommendation J.17 is as follows.
よって、 C(R2+R7)=1/3000 R1(R2+R7)/(R2・R7)=2.9174 上の3式より R1=9.932×10-5/C R2=2.948×10-4/C R7=3.849×10-5/C 次に端子13,14間を接続した時、この回路は抵抗器R3,R
4とコンデンサCと演算増幅器3とで構成された反転増
幅器として動作する。この時の増幅器の利得G2は下式で
表される。すなわち、T1マイクロセカンドのディエンフ
ァシス特性を示す。 Therefore, C (R 2 + R 7 ) = 1/3000 R 1 (R 2 + R 7 ) / (R 2 · R 7 ) = 2.9174 From the above three formulas R 1 = 9.932 × 10 −5 / CR 2 = 2.948 × 10 − 4 / CR 7 = 3.849 × 10 -5 / C Next, when connecting between terminals 13 and 14, this circuit shows resistors R 3 and R
It operates as an inverting amplifier composed of 4 , a capacitor C and an operational amplifier 3. The gain G 2 of the amplifier at this time is expressed by the following equation. That is, it shows the de-emphasis characteristic of T 1 microsecond.
クロスオーバー周波数(x1)の時|G2|=1であるか
ら また、R4=T1/C さらに、端子15,16間を接続した時、この回路は抵抗器R
5,R6とコンデンサCと演算増幅器3とで構成された反
転増幅器として動作する。この増幅器の利得G3は下式で
表される。すなわち、T2マイクロセカンドのディエンフ
ァシス特性を示す。 At crossover frequency (x 1 ) | G 2 | = 1 R 4 = T 1 / C Furthermore, when connecting between terminals 15 and 16, this circuit shows
It operates as an inverting amplifier composed of 5 , R 6 , a capacitor C and an operational amplifier 3. The gain G 3 of this amplifier is expressed by the following equation. That is, it exhibits the de-emphasis characteristic of T 2 microseconds.
(T2=CR6) クロスオーバー周波数(x2)の時|G3|=1であるか
ら、 また、R6=T2/C このように、コンデンサCの静電容量を適当な値に設定
し、それぞれの抵抗器を各計算式から求めた値に設定す
れば、種々のディエンファシス特性を実現できる。 (T 2 = CR 6 ) At crossover frequency (x 2 ) | G 3 | = 1, so R 6 = T 2 / C In this way, various de-emphasis characteristics can be obtained by setting the capacitance of the capacitor C to an appropriate value and setting each resistor to the value obtained from each calculation formula. realizable.
ここで、前記実施例は本考案の一実施例に過ぎず、接続
する抵抗器の個数を適宜変更することによりディエンフ
ァシス特性これよりも少なくあるいは多い数に切替える
構成にできるのは言うまでもない。The above embodiment is only one embodiment of the present invention, and it goes without saying that the deemphasis characteristic can be switched to a number smaller or larger than this by appropriately changing the number of resistors to be connected.
ここで、抵抗列の数及びこれに伴う端子対の数を任意の
数に設定することにより、任意種類の特性が得られるこ
とは言うまでもない。Here, it goes without saying that an arbitrary type of characteristic can be obtained by setting the number of resistor rows and the number of terminal pairs associated therewith to an arbitrary number.
以上説明したように本考案は、信号入力端子と演算増幅
器の出力端子との間に並列接続したそれぞれ偶数個の抵
抗からなるn列の抵抗列の夫々の中間接続点のいずれか
1つと、演算増幅器の反転入力端子、或いはこの反転入
力端子と入力端子との間に接続された抵抗とコンデンサ
の接続点のいずれか1つとを選択的に接続してn種のデ
ィエンファシス特性を得るように構成しているので、n
個の端子間の接続箇所を変更するだけで容易にディエン
ファシス特性を変更でき、しかも高価な精度の高いコン
デンサの使用も1個ですみ安価に構成できる効果があ
る。As described above, according to the present invention, any one of the intermediate connection points of each of the n-row resistor arrays, each of which is composed of an even number of resistors, connected in parallel between the signal input terminal and the output terminal of the operational amplifier, A configuration in which an inverting input terminal of an amplifier or one of connection points of a resistor and a capacitor connected between the inverting input terminal and the input terminal is selectively connected to obtain n kinds of de-emphasis characteristics N
The de-emphasis characteristic can be easily changed only by changing the connection point between the individual terminals, and it is possible to use only one expensive and highly accurate capacitor, and the cost can be reduced.
第1図は本考案の一実施例の回路図、第2図及び第3図
はディエンファシス回路の基本回路の一例の回路図、第
4図,第5図は従来例の回路図である。 1……回路入力端子、2……回路出力端子、3……演算
増幅器、11〜16……端子、21a〜21c……切替スイッチ、
R1〜R13……抵抗、C,C1〜C3……コンデンサ。FIG. 1 is a circuit diagram of an embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams of an example of a basic circuit of a de-emphasis circuit, and FIGS. 4 and 5 are circuit diagrams of a conventional example. 1 ... Circuit input terminal, 2 ... Circuit output terminal, 3 ... Operational amplifier, 11-16 ... Terminal, 21a-21c ... Changeover switch,
R 1 to R 13 …… Resistor, C, C 1 to C 3 …… Capacitor.
Claims (1)
端子と出力端子との間に直列接続した抵抗及びコンデン
サと、信号入力端子と前記出力端子との間に並列接続し
た夫々偶数個の直列接続した抵抗からなるn列(nは2
以上の自然数)の抵抗列と、このn列の抵抗列の夫々の
中間接続点に設けたn個の端子と、前記反転入力端子及
び前記抵抗とコンデンサの接続点に設けて前記n個の端
子と対をなすn個の端子とを備え、これらn個の端子対
を選択的に接続可能に構成したことを特徴とするディエ
ンファシス回路。1. An operational amplifier, a resistor and a capacitor connected in series between an inverting input terminal and an output terminal of the operational amplifier, and an even number of series connected in parallel between a signal input terminal and the output terminal. N columns of connected resistors (n is 2
The above natural number), n terminals provided at each intermediate connection point of the n resistance rows, and the n terminals provided at the connection point between the inverting input terminal and the resistor and the capacitor. A de-emphasis circuit comprising: n terminals that make a pair with each other and selectively connect these n terminal pairs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990887U JPH0633703Y2 (en) | 1987-10-21 | 1987-10-21 | De-emphasis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990887U JPH0633703Y2 (en) | 1987-10-21 | 1987-10-21 | De-emphasis circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0165518U JPH0165518U (en) | 1989-04-26 |
| JPH0633703Y2 true JPH0633703Y2 (en) | 1994-08-31 |
Family
ID=31441524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15990887U Expired - Lifetime JPH0633703Y2 (en) | 1987-10-21 | 1987-10-21 | De-emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633703Y2 (en) |
-
1987
- 1987-10-21 JP JP15990887U patent/JPH0633703Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0165518U (en) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828644B2 (en) | Active phase equalizer | |
| JPS5811124B2 (en) | Frequency characteristic adjustment circuit | |
| RU1579418C (en) | Band-pass piezoelectric filter | |
| JPS6313572B2 (en) | ||
| JPH0352045Y2 (en) | ||
| JPH0513049Y2 (en) | ||
| US4223272A (en) | Four-terminal network of adjustable transfer function | |
| JP2666860B2 (en) | Negative impedance circuit | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| JPS5834813Y2 (en) | Multi-frequency “ro” wave device | |
| JPH02266601A (en) | Differential amplifier | |
| CA1062780A (en) | Network with a single amplifier for simulating an fdnr circuit | |
| JPS6218089B2 (en) | ||
| JPS61170113A (en) | Second order active phase equalizer | |
| JPH0419851Y2 (en) | ||
| JPS646586Y2 (en) | ||
| JPS5850312Y2 (en) | variable damping device | |
| JPH0349468Y2 (en) | ||
| JPH0324812B2 (en) | ||
| JPH0137004B2 (en) | ||
| JPS6056327B2 (en) | Tone control circuit | |
| SU741416A1 (en) | Active rc-filter of second order with damping pole | |
| JPH0141230Y2 (en) | ||
| JPS6123862Y2 (en) | ||
| JPS62272Y2 (en) |