JPH0137851B2 - - Google Patents

Info

Publication number
JPH0137851B2
JPH0137851B2 JP55177245A JP17724580A JPH0137851B2 JP H0137851 B2 JPH0137851 B2 JP H0137851B2 JP 55177245 A JP55177245 A JP 55177245A JP 17724580 A JP17724580 A JP 17724580A JP H0137851 B2 JPH0137851 B2 JP H0137851B2
Authority
JP
Japan
Prior art keywords
curvature
support layer
semiconductor
single crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55177245A
Other languages
English (en)
Other versions
JPS57102044A (en
Inventor
Hironori Inoe
Takaya Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55177245A priority Critical patent/JPS57102044A/ja
Publication of JPS57102044A publication Critical patent/JPS57102044A/ja
Publication of JPH0137851B2 publication Critical patent/JPH0137851B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/019Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路、特にモノリシツク半
導体集積回路に用いられる絶縁分離基板の製造方
法に関する。
一般にモノシリツク半導体集積回路に於いて
は、一つのチツプあるいは絶縁分離基板(以下、
基板と略記する。)の中に各種、多数の集積回路
素子(トランジスタ、ダイオード、サイリスタ、
抵抗、容量等)が形成されるので、これらを電気
的に絶縁分離しなければならない。
この分離方式の一方法として誘電体絶縁分離方
式がある。この方式の基板および製法を第1図に
従つて説明する。
まず、第1図aに示すようにn型のシリコン単
結晶ウエハ1を用意し、この片側面に所要の数お
よび形状の分離溝2をエツチングなどにより形成
する。
この分離溝2を形成した面にシリコン酸化膜な
どの絶縁膜3を被着形成し、さらにその上に気相
成長反応等により支持領域としてのシリコン多結
晶層4を成長させる。しかる後、シリコン単結晶
ウエハ1の表面を基準としてシリコン多結晶支持
体層4を研磨して平坦面を作り、次にこの平坦面
を基準にして反対側のシリコン単結晶ウエハ面よ
り前記分離溝2の底部に達する位置までシリコン
単結晶ウエハ1を研磨あるいはエツチングで除去
する。以上の工程を終えることにより、第1図b
に示したような目的とする基板5を得る。
このようにして得た基板5には互いに絶縁被膜
3により電気的に分離された複数のシリコン単結
晶島領域6が構成されており、全体はシリコン多
結晶支持体層4で支持されている。これらのシリ
コン単結晶島領域6にそれぞれ所定のパターンを
もつて不純物拡散することにより望むところの集
積回路素子を形成する。
しかしながら、上記のような基板5では(1)分離
溝を形成したシリコン単結晶ウエハ1上に絶縁膜
3を介してシリコン多結晶支持体層4を形成した
後に基板5はシリコン多結晶支持体層4側が凹面
となる方向に湾曲する、(2)単結晶島領域6に集積
回路素子を作成する後の工程では逆にシリコン多
結晶支持体層4が凸面となる方向に基板5全体が
湾曲するという重大な問題がある。
即ち、前記(1)の湾曲は不要なシリコン単結晶ウ
エハの研磨における精度を著しくそこなう原因と
なつたり、基板5の湾曲がシリコン単結晶島領域
6への結晶欠陥導入の要因となるなどの理由によ
り製品歩留りの低下を招く。
また、前述(2)の湾曲は集積回路素子を形成する
場合のホトエツチング処理の精度や均一性を阻害
したり、前述(1)の湾曲と同様にシリコン単結晶島
領域6への結晶欠陥導入の原因となることからや
はり製品歩留りを悪くする。
以上説明したたように、異種の物質を積層する
誘電体絶縁分離方式の基板が高温度(約800〜
1300℃)の熱処理中に湾曲する問題は本質的なも
のであり、この問題を解決することは重要であ
る。
前述の(1)(2)の問題を解決するものとして、本出
願人は、特願昭50−54585号(特開昭51−131280
号公報)で、回路素子がが構成される多数の単結
晶半導体島領域と、該島領域を相互に電気的に絶
縁分離しつつ支持する支持領域からなる誘電体絶
縁分離基板を製造するに当たり、支持領域を多結
晶半導体層と少なくとも一つの酸素拡散阻止膜を
最外層が多結晶半導体層となるように交互に積層
した後、該最外層多結晶半導体層を酸素拡散に基
づく楔作用により基板に極端な湾曲を与えない程
度の厚さにまで研磨することを提案した。
本発明者等の検討によると、この提案により基
板直径が2インチ程度であれば、湾曲は、ほとん
ど生じないが、基板直径を4インチ程度に大口径
化すると、この提案によつては基板の湾曲は無視
できなくなつた。
即ち、分離溝を形成したシリコン単結晶ウエハ
上に絶縁膜を介してシリコン多結晶半導体層を気
相成長させると、成長の初期から成長応力によつ
て成長面側を凹とする湾曲が発生している。この
湾曲は、基板直径が小さいうちはシリコン多結晶
半導体層の成長に関する限り問題とならなかつた
のであるが、大口径化するにつれ、同一曲率半径
で湾曲していても、基板の外周側での基板の持ち
上り量は大きくなり、反応炉内での熱の受け方に
差を生じ、基板の中央部が外周部より高温となる
温度分布を生じる。この温度分布により、一層湾
曲が大きくなり、更に温度差が大きくなるという
悪循環の結果、基板外周側は極端に低温化し、こ
の部分でシリコン多結晶半導体層の成長ができな
いという重大な問題が発生した。
その結果、高集積化、基板の大口径化が進むに
つれ基板湾曲の問題の解決は増々大きな課題とな
つてきた。
ところで、前述(1)に示すシリコン多結晶支持体
層成長工程で発生する湾曲を防止する方策とし
て、多結晶成長の原料ガスであるH2とSiHnXm
(Xは通常ハロゲン元素、n及びmは0〜4の数
値)との混合物に不純物を添加し多結晶シリコン
の微粒子を変性結晶構造とする技術(特公昭45−
32731号公報にて紹介された。)がある。
この方法によれば特に上記原料ガス中にO2
しくはCO2、N2Oなどの不純物を添加すると非常
に効果のあることが実験により確認された。
しかしながら、このような方策を施して変性結
晶構造のシリコン多結晶支持体層成長後に湾曲の
少ない基板を実現してもシリコン単結晶島領域に
集積回路素子を形成するための後の熱処理工程に
おいて、今度は前述(2)のシリコン多結晶支持体層
側が凸面となる基板湾曲が生じてしまう。このこ
とからシリコン多結晶支持体層形成中に原料ガス
の他に不純物を添加し湾曲を制御する方法のみで
は誘電体絶縁分離方式の基板の湾曲の問題を解決
する手段とはならないことがわかる。
前述(2)の集積回路素子形成時において湾曲する
問題に関して、本発明者等は実験により調べた結
果次の(イ)〜(ホ)の事柄がわかつた。
(イ) 集積回路素子形成時の高温熱処理で生じる湾
曲はシリコン多結晶支持体層側が凸面(シリコ
ン単結晶島領域側が凹面)となる方向である。
(ロ) N2、Ar、H2等のガス雰囲気中の熱処理では
湾曲は起らず、酸素ガス雰囲気中の熱処理によ
つてのみ生ずる。
(ハ) 熱処理温度が高い(900℃)ほど、また熱
処理時間が長い程湾曲の度合は大きい。
(ニ) 酸素ガス雰囲気中の熱処理によつて湾曲した
基板のシリコン多結晶支持体層表面を数μmな
いし50μmエツチング等により除去すると湾曲
は熱処理前の状態に復帰する。
(ホ) シリコン多結晶支持体層表面をINA(Ion
Micro Analyzer)で分析した結果、多量の酸
素が検出された。
以上の実験結果より、集積回路素子を形成する
場合のように酸素ガス雰囲気中での高温熱処理に
よつて生ずる湾曲の原因は、基板のシリコン多結
晶支持体層の表面において、シリコン多結晶粒の
境界に沿つて楔状に食込むような酸化もしくは著
しい高濃度の酸素の拡散、あるいは析出が起り、
これにより膨張歪がシリコン多結晶支持体層表面
部に存在しているためであると思われる。尚、シ
リコン単結晶ウエハ側表面部には多結晶側表面に
比べて酸素が侵入し難いため膨張歪は生じない。
このような原因によつて生ずる湾曲に対する有
効な方策の一つとして、本出願人は第2図aある
いはbに示すようにシリコン多結晶支持体層側表
面からの酸素の侵入を防止する膜、例えばシリコ
ン酸化膜(SiO2)、シリコン窒化膜(Si3N4)等
の被膜7をシリコン多結晶支持体層表面または、
表面近傍に埋設し形成する支持領域の構成を提案
(特願昭50−95824号)した。
すなわち、この提案は、シリコン多結晶支持体
層を形成する工程で発生する前述(1)の湾曲を気相
成長の原料ガス中に不純物を添加し多結晶微粒子
を変性結晶構造とすることにより防止するととも
に、前述(2)の集積回路素子形成工程の酸化、拡散
熱処理で発生する湾曲はシリコン多結晶支持体層
側表面近傍に酸素侵入防止膜7を設けて防ぎ、モ
ノリシツク半導体集積回路の製造工程の全体を通
して湾曲のない基板を得るものである。
尚、第2図aあるいはbに示す基板の製造工程
は第1図に示す基板の製造工程と類似しているた
め、その説明は省略する。
そして、8は、シリコン多結晶薄層である。
しかしながら、本発明者等は前述の提案の支持
領域構成の基板について更に詳細に実験を重ね以
下の事柄を見い出した。
(a) 第2図aの構造の場合、酸素雰囲気中の熱処
理条件(温度、時間)によつては従来と逆にシ
リコン多結晶支持体層4側表面が凹面となる方
向に湾曲する。
(b) 第2図bの構成の場合、酸素雰囲気中で同一
熱処理条件(温度、時間)を施しても、酸素侵
入防止膜7のシリコン多結晶支持体層表面側に
残存するシリコン多結晶薄層8の厚さの大、小
により湾曲の大きさが変わる。
(c) 同一熱処理条件でも不純物を添加し形成した
変性構造のシリコン多結晶支持体層4の厚さの
大、小により湾曲の大きさが変わる。このこと
はa,bいずれの構造にも生じる。
以上の実験結果から、第2図a,bに示した前
述提案の基板湾曲は変性構造のシリコン多結晶
支持体層4の熱処理による収縮により生じるシリ
コン多結晶支持体層4側表面を凹面とする湾曲と
酸素侵入防止膜7の表面上に存在するシリコン
多結晶薄層8中に酸素が侵入し生じる膨張歪によ
るシリコン多結晶支持体層4側表面を凸面とする
上記と逆方向の湾曲の相殺関係によつて決まつ
ていることがわかつた。
以上のことより、前述提案の基板の湾曲を小さ
くするには集積回路素子形成の熱処理条件シリコ
ン多結晶支持体層厚さを考慮し(i)シリコン多結晶
支持体層4形成後の湾曲を所定の大きさに正確に
制御すること、(ii)酸素侵入防止膜7上に存在する
シリコン多結晶薄層8の厚さを数μmオーダで正
確に制御することが重要である。しかしながら、
(i)に関しては第3図に示すように添加する不純物
(例えばCO2流量)量により湾曲が極端に変り、
条件によつては方向に反転する場合もあり湾曲の
制御が難しい、(ii)に関しては、第4図に示すよう
に熱処理後の湾曲はシリコン多結晶薄層8の厚さ
により変わるにもかかわらず形成するシリコン多
結晶支持体層4の厚さ不均一、研磨の精度を考慮
すると精密な制御は困難であり、このことは基板
の大口径化に伴いより大きな問題となりつつある
ことなど、前述提案の構造では不十分な点が多い
ことがわかつた。
本発明の目的は、上述した従来構造の誘電体絶
縁分離方式の基板の問題点を改善し、製造工程に
おける湾曲を自由に制御することが可能で、結果
的に湾曲がなく、製品歩留りを大幅に向上できる
基板の製造方法を提供するにある。
本発明の特徴とするところは支持領域が変性構
造のシリコン多結晶支持体層とシリコン単結晶島
領域を有しない側のシリコン多結晶支持体層上に
設けられた酸素侵入防止膜およびシリコン多結晶
薄層の交互積層構成の最終多層からなり、変性構
造のシリコン多結晶支持体層で湾曲を大きく低減
させ細かな湾曲の制御は最終多層で行うことにあ
る。
以下本発明を第5図に従つて詳細に説明する。
まず第5図aに示すように例えばn例シリコン
単結晶ウエハ1を出発材料とし、エツチング法な
どにより分離溝2を形成した後絶縁用被膜3例え
ばSiO2を全面に形成する。これまでの工程は従
来の方法と全く同一である。次にbのように例え
ば第6図に示すような気相化学反応装置を用いて
支持領域を形成する。気相化学反応装置はソース
ガスを流量計15で調節し反応炉12に送り、加
熱台13により高温に保持されたシリコン単結晶
ウエハ1上で気相化学反応行う。この場合、ソー
スガスはバルブ16で選択する。また、14は加
熱体である。まず、H2−SiHnXm反応ガスとシ
リコン多結晶微粒子を変性結晶構造とする不純物
ガスY(O2、CO2、N2O、AlOCl等)の混合雰囲
気中でシリコン単結晶ウエハ1を加熱(800〜
1300℃)することにより前述した変性構造のシリ
コン多結晶支持体層4を形成する。不純物ガスY
の流量は第3図に示すように湾曲が小さくなる流
量を実験的に求めれば良い。次に、最終多層を形
成するが、引き続き同一反応炉12内でシリコン
単結晶ウエハ1を取り出すことなく、H2
SiHnXm反応ガスおよび、ガスZ(例えばO2
CO2、N2O、H2O、NH3等)との混合雰囲気中で
加熱し、気相化学反応により酸素の侵入防止膜7
(例えばSiO2、Si3N4等)を形成する。実験結果
によればこの酸素侵入防止膜7の厚さは高々約
0.3μm程度以上あれば有効である。さらに引き続
き同一反応炉12内で反応雰囲気を初めのH2
SiHnXmと不純物ガスYとの混合ガスとし、シ
リコン多結晶薄層8を形成する。この場合不純物
ガスYの添加は省いても良い。本発明に従つて、
上記酸素侵入防止膜7と多結晶薄層8を順次繰り
返し形成し、第5図bに示すように最終多層9を
形成する。この場合、最終多層9のシリコン多結
晶薄層8の厚さは、後工程の湾曲が変性構造のシ
リコン多結晶支持体層4の収縮と酸素侵入による
膨張歪の相殺関係で決まることから第7図に示す
ように変性構造のシリコン多結晶支持体層の厚
さ、熱処理条件により湾曲の小さくなる値を実験
的に求める。
また、最終多層9の厚さは次の研磨工程で最終
多層の全層が除去されない厚さ以上に選ぶ。同時
に最終多層9の厚さは、次の点からも決定され
る。即ち、第8図は最終多層9形成後の湾曲と最
終多層9の層数の関係を示したものであるが、層
数を増すことにより湾曲がゆるやかに小さくなる
傾向を示している。前述したシリコン多結晶支持
体層中に不純物を添加する方法は第3図に示され
ているように湾曲の大きさの変化の度合が大きく
湾曲の精密な制御が困難であることから、不純物
添加法によりある程度湾曲を小さくした後最終多
層9の層数により湾曲の正確な制御を行う。
換言すれば、湾曲の正確な制御を行う最終多層
の層数とする。もちろん、層数は最終多層が研磨
で全層除去されない厚さ以上となる範囲で決定さ
れることは当然である。
以上の気相成長法で変性構造のシリコン多結晶
支持体層4と最終多層9を連続して形成し支持領
域10を設けた基板11を次に、反応炉12から
取り出して研磨する。まず、不要なシリコン単結
晶ウエハを研磨しシリコン単結晶島領域6を分離
形成するための基準面を最終多層9側に形成す
る。通常、気相成長法ではシリコン単結晶ウエハ
内及びバツチ間の厚さ不均一は約±10%生じ、さ
らに成長表面には分離溝に起因する凹みや気相反
応特有の凸凹が存在することから、基準面は第5
図bに示すように最終多層9内の破線Aの位置ま
で研磨し形成する。この場合、前述したように最
終多層9の厚さは研磨量を考慮して形成している
ため最終多層9の一部は必ず基板面に残存する。
さらに、最終多層9のシリコン多結晶薄層8は等
間隔で積層されていることから研磨精度に関係な
くその厚さを0〜(シリコン多結晶薄層8厚さ)
の範囲内に保つことができる。次に破線Aにて示
す位置の表面を新たな基準面として各々のシリコ
ン単結晶島領域6が分離形成される破線Bに示す
位置までシリコン単結晶ウエハ1を研磨すれば第
5図cに示す基板5が得られる。この基板5に酸
化、拡散等の熱処理を施し所望の構造の半導体素
子17等を形成し第5図dに示す基板を得る。こ
の後パツシベーシヨン、配線、チツプの切断、パ
ツケージングを施し誘電体絶縁分離方式のモノリ
シツク半導体集積回路を完成する。
以上説明した本発明の基板は従来の構造の基板
に比べて以下のような利点を持つ。
(1) 支持体層形成時において、大幅なる湾曲の低
減は変性構造のシリコン多結晶支持体層で行な
い、細かな湾曲の制御は最終多層により行なう
ことが可能であるので、湾曲の低減、制御が容
易で、かつ正確に行うことが可能である。
(2) 多結晶成長工程における湾曲は変性構造のシ
リコン多結晶支持体層により制御され、また、
集積回路素子形成時の熱処理工程で生じる湾曲
は、最終多層のシリコン多結晶薄層への酸素侵
入により膨張歪と変性構造のシリコン多結晶支
持体層の収縮との相殺開係で制御され、全ての
工程で基板湾曲をなくすことができる。
(3) シリコン多結晶支持体層の厚さ、集積回路素
子形成の熱処理条件が異なる場合にも最終多層
のシリコン多結晶薄層の厚さを選ぶことにより
正確な湾曲制御が可能である。
(4) 膨張歪による湾曲量を決定するシリコン多結
晶薄層と、酸素侵入防止膜をそれぞれ所定厚さ
をもつて互いに積み重ね多層構造とすることに
よつて、大口径基板に顕著な基板内、基板間の
厚さばらつきや研磨精度に起因する研磨後のシ
リコン多結晶薄層の厚さのばらつきをなくすこ
とができ、湾曲制御が容易である。
(5) 最終多層の層数を選ぶことによりシリコン多
結晶成長後の湾曲制御が容易である。
本発明は上記の誘電体絶縁分離方式の基板だけ
でなく、他の絶縁分離方式の基板にも適用可能で
ある。
第9図はpn接合絶縁分離方式の基板に適用し
た例を示している。尚、図中、第5図と同一符号
は同一物、相当物を示している。
先ず、n型のシリコン単結晶ウエハ1が用意さ
れ、分離溝を作ることなく、絶縁膜3が設けられ
る。その後、本発明に従つて変性構造のシリコン
多結晶支持体層4が形成され、更に、酸素侵入防
止膜7とシリコン多結晶薄層8の交互積層構造の
最終多層9が形成される。最終多層9は研磨後、
シリコン単結晶ウエハ1が研磨あるいはエツチン
グにより、図示する所定の厚さとされる。その後
シリコン単結晶島領域6は、p型不純物をシリコ
ン単結晶ウエハ1に分離溝のパターンに拡散し、
p型分離領域18を設けることにより形成され
る。各シリコン単結晶領域6とp型分離領域18
が作るpn接合が各シリコン単結晶領域6を絶縁
分離することになる。
第10図は空気分離絶縁分離方式の基板に適用
した例を示している。尚、図中、第5図と同一符
号は同一物を示している。
この基板5は、第9図に示した基板5とほぼ同
じ工程をもつて作られる。異なるところは、p型
分離領域18が形成される代りに、分離溝2が設
けられることにある。この分離溝2はp型分離領
域18を形成する工程の代りにエツチングにより
設けても良いが、各シリコン単結晶島領域6に相
当する部分にp型あるいはn型不純物を拡散して
集積回路素子を形成した後に形成すると、上記不
純物拡散時にホトエツチング作業やマスク形成等
が精度良く行える。
第11図は第5図に示した基板5と同じ誘電体
絶縁分離方式の基板8を示している。
第5図のものと異なるところは各シリコン単結
晶島領域6の絶縁膜3と接する部分にn型高不純
物濃度領域19が形成されていることにある。
このn型高不純物濃度領域19は第5図aにお
いて、分離溝2を形成した後でn型不純物を高濃
度に形成し、しかる後、絶縁膜3を形成すること
により容易に設けることができる。
n型高不純物濃度領域19はチヤネルストツパ
等として利用される。
もちろん、第9図、第10図に示す実施例にお
いても、このn型高不純物濃度領域を設けること
は容易である。
第9図〜第11図に示した各実施例において
も、第5図に示した基板と同様、基板の湾曲を正
確に制御することが可能である。
【図面の簡単な説明】
第1図a,bは従来の基板は製造工程順に示す
概略断面図、第2図a,bはそれぞれ従来の改良
された基板を示す概略断面図、第3図は第2図a
に示す基板における不純物添加量と湾曲の大きさ
の関係を示す特性図、第4図は第2図bに示す基
板におけるシリコン多結晶薄層の厚さと湾曲の大
きさの関係を示す特性図、第5図a〜bは本発明
の一実施例になる基板を製造工程順に示す概略断
面図、第6図は第5図に示す基板を製造する時に
用いられる気相化学反応装置を示す概略図、第7
図は第5図に示す基板におけるシリコン多結晶薄
層の厚さと湾曲の大きさの関係を示す特性図、第
8図は第5図に示す基板における最終多層の層数
と湾曲の大きさの関係を示す特性図、第9図〜第
11図はそれぞれ本発明の異なる実施例を示す基
板の概略断面図である。 1……シリコン単結晶ウエハ、2……分離溝、
3……絶縁膜、4……シリコン多結晶支持体層、
5,11……基板、6……シリコン単結晶島領
域、7……酸素侵入防止膜、8……シリコン多結
晶薄層、9……最終多層、10……支持領域。

Claims (1)

  1. 【特許請求の範囲】 1 相互に電気的に絶縁され各々に集積回路素子
    が形成される複数個の半導体単結晶島領域とこれ
    ら各半導体単結晶島領域を一側において支持する
    支持領域とからなる絶縁分離基板の製造方法にお
    いて、支持領域を上記各半導体単結晶島領域に接
    しており変性結晶構造の半導体多結晶支持体層と
    上記各半導体単結晶島領域の存在しない他側にお
    いて上記半導体多結晶支持体層に接し酸素侵入防
    止膜と半導体多結晶薄層の交互積層構造の最終多
    層からなるものとして、変性結晶構造の半導体多
    結晶支持体層で湾曲を大幅に低減して、細かい湾
    曲の制御は最終多層の層数で行うことを特徴とす
    る絶縁分離基板の製造方法。 2 特許請求の範囲第1項において、半導体はシ
    リコンであることを特徴とする絶縁分離基板の製
    造方法。 3 特許請求の範囲第1項において、酸素侵入防
    止膜はSiO2またはSi3N4であることを特徴とする
    絶縁分離基板の製造方法。 4 特許請求の範囲第1項において、半導体多結
    晶薄層は変性結晶構造であることを特徴とする絶
    縁分離基板の製造方法。 5 特許請求の範囲第1項において、各半導体単
    結晶島領域はpn接合、誘電体および空気のいず
    れかにより相互に電気的に絶縁されていることを
    特徴とする絶縁分離基板の製造方法。
JP55177245A 1980-12-17 1980-12-17 Insulating isolation substrate Granted JPS57102044A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55177245A JPS57102044A (en) 1980-12-17 1980-12-17 Insulating isolation substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55177245A JPS57102044A (en) 1980-12-17 1980-12-17 Insulating isolation substrate

Publications (2)

Publication Number Publication Date
JPS57102044A JPS57102044A (en) 1982-06-24
JPH0137851B2 true JPH0137851B2 (ja) 1989-08-09

Family

ID=16027684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55177245A Granted JPS57102044A (en) 1980-12-17 1980-12-17 Insulating isolation substrate

Country Status (1)

Country Link
JP (1) JPS57102044A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446347U (ja) * 1987-09-18 1989-03-22

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081061A (en) * 1990-02-23 1992-01-14 Harris Corporation Manufacturing ultra-thin dielectrically isolated wafers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51131280A (en) * 1975-05-12 1976-11-15 Hitachi Ltd Dielectric insulation separation base manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446347U (ja) * 1987-09-18 1989-03-22

Also Published As

Publication number Publication date
JPS57102044A (en) 1982-06-24

Similar Documents

Publication Publication Date Title
JPH0137851B2 (ja)
US3974006A (en) Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate
US4173674A (en) Dielectric insulator separated substrate for semiconductor integrated circuits
JP2721265B2 (ja) 半導体基板の製造方法
JPS6152572B2 (ja)
CA1059647A (en) Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits
JPS60193324A (ja) 半導体基板の製造方法
US4606936A (en) Stress free dielectric isolation technology
JPH0443419B2 (ja)
JPS6056291B2 (ja) 誘電体絶縁分離基板の製造法
JPS62124753A (ja) 絶縁層分離基板の製法
JPS5840337B2 (ja) 半導体集積回路の製造方法
JP2674743B2 (ja) 半導体装置
JPS63108717A (ja) 半導体装置の製造方法
JPS6038872B2 (ja) 半導体装置の製造方法
JPS62198118A (ja) 半導体装置の製造方法
JPS6218719A (ja) 半導体装置の製造方法
JPS6248040A (ja) 絶縁分離基板及びその製造方法
JPS62219916A (ja) 半導体装置の製造方法
JPS62124754A (ja) 絶縁層分離基板の製法
JPS61184814A (ja) 半導体装置の製造方法
JPS6244417B2 (ja)
JPH06275610A (ja) 素子分離構造の形成方法
JPS5867046A (ja) 半導体装置の製造方法
JPH08222625A (ja) 誘電体分離基板の製造方法