JPH0443419B2 - - Google Patents

Info

Publication number
JPH0443419B2
JPH0443419B2 JP59019947A JP1994784A JPH0443419B2 JP H0443419 B2 JPH0443419 B2 JP H0443419B2 JP 59019947 A JP59019947 A JP 59019947A JP 1994784 A JP1994784 A JP 1994784A JP H0443419 B2 JPH0443419 B2 JP H0443419B2
Authority
JP
Japan
Prior art keywords
silicon
single crystal
substrate
support layer
curvature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59019947A
Other languages
English (en)
Other versions
JPS60165737A (ja
Inventor
Hironori Inoe
Takaya Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59019947A priority Critical patent/JPS60165737A/ja
Publication of JPS60165737A publication Critical patent/JPS60165737A/ja
Publication of JPH0443419B2 publication Critical patent/JPH0443419B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路、特に、モノリシツク
半導体集積回路に用いられる絶縁分離基板に関す
る。
〔発明の背景〕
一般にモノリシツク半導体集積回路では、一つ
のチツプあるいは絶縁分離基板(以下、基板と略
記する。)の中に各種、多数の集積回路素子(ト
ランジスタ,ダイオード,サイリスタ,抵抗,容
量等)が形成されるので、これらを電気的に絶縁
分離しなければならない。
この分離の一方法として誘電体絶縁分離があ
る。この方式の基板および製法を第1図に従つて
説明する。
まず、aに示すように、一つの導電型であるn
型のシリコン単結晶ウエハ1を用意し、この片側
面に所要の数および形状の分離溝2をエツチング
などにより形成する。
この分離溝2を形成した面にシリコン酸化膜な
どの絶縁膜3を被着形成し、さらに、その上に気
相成長反応等により支持領域としてのシリコン多
結晶層4を成長させる。その後、シリコン単結晶
ウエハ1の表面を基準として、シリコン多結晶支
持体層4を研磨して平坦面を作り、次に、この平
坦面を基準にして反対側のシリコン単結晶ウエハ
面より分離溝2の底部に達する位置までシリコン
単結晶ウエハ1を研磨、あるいは、エツチングで
除去する。この工程を終えること、第1図bに示
すような基板5を得る。
このようにして得た基板5には互いに絶縁被膜
3により電気的に分離された複数のシリコン単結
晶島領域6が構成されており、全体はシリコン多
結晶支持体層4で支持されている。これらのシリ
コン単結晶島領域6にそれぞれ所定のパターンを
もつて所定の不純物を拡散することにより望むと
ころの集積回路素子を形成する。
しかし、このような基板5では (1) 分離溝を形成したシリコン単結晶ウエハ1上
に絶縁膜3を介してシリコン多結晶支持体層4
を形成した後に基板5はシリコン多結晶支持体
層4側が凹面となる方向に湾曲する。
(2) 単結晶島領域6に集積回路素子を形成する後
の熱処理工程では逆にシリコン多結晶支持体層
4側が凸面となる方向に基板5全体が湾曲す
る。
という重大な問題がある。
即ち、(1)の湾曲は不要なシリコン単結晶ウエハ
の研磨の精度を著しくそこなう原因となつたり、
基板5の湾曲がシリコン単結晶島領域6への結晶
欠陥導入の要因となるなどの理由により製品歩留
りの低下を招く。
また、(2)の湾曲は集積回路素子を形成する場合
のホトエツチング処理の精度や均一性を阻害した
り、(1)の湾曲と同様にシリコン単結晶島領域6へ
の結晶欠陥導入の原因となり、やはり製品歩留り
を悪くする。
このように、異種の物質を積層する誘電体絶縁
分離方式の基板が高温度(約800〜1300℃)の熱
処理中に湾曲する問題は本質的なものであり、こ
の問題を解決することは重要である。
近年、高集積化、基板の大口径化が進むにつ
れ、これらの湾曲の問題の解決は増々大きな課題
となつている。
ところで、(1)に示すシリコン多結晶支持体層成
長工程で発生する湾曲を防止する方策として、多
結晶成長の原料ガスであるH2とSiHnXm(Xは通
常ハロゲン元素、n及びmは0〜4の数値)との
混合物に不純物を添加し多結晶シリコンの微粒子
を変性結晶構造とする技術(特公昭45−32731号
公報)がある。
この方法によれば、上記原料ガス中にO2もし
くはCO2,N2Oなどの不純物を添加すると非常
に効果のあることが実験により確認された。
しかし、このような方策を施こして変性結晶構
造のシリコン多結晶支持体層成長後に湾曲の少な
い基板を実現しても、シリコン単結晶島領域に集
積回路素子を形成するための後の熱処理工程で、
今度は(2)のシリコン多結晶支持体層側が凸面とな
る基板湾曲が生じてしまう。このことからシリコ
ン多結晶支持体層形成中に原料ガスの他に不純物
を添加し湾曲を制御する方法のみでは誘電体絶縁
分離方式の基板の湾曲の問題を完全に解決する手
段とはならないことがわかる。
一方、(2)の集積回路素子形成時の湾曲の問題に
関して、発明者等は実験により調べた結果、次の
(イ)〜(ホ)の事柄を明らかにした。
(イ) すなわち、集積回路素子形成時の高温熱処理
で生じる湾曲はシリコン多結晶支持体層側が凸
面(シリコン単結晶島領域側が凹面)となる方
向である。
(ロ) N2,Ar,H2等のガス雰囲気中の熱処理では
湾曲は起こらず、酸素ガス雰囲気中の熱処理に
よつてのみ生じる。
(ハ) 熱処理温度が高い(900℃)ほど、また、
熱処理時間が長い程湾曲の度合いは大きい。
(ニ) 酸素ガス雰囲気中の熱処理によつて湾曲した
基板のシリコン多結晶支持体層表面を数μmな
いし50μmエツチング等により除去すると湾曲
は熱処理前の状態に復帰する。
(ホ) シリコン単結晶支持体層表面をIMA(Ion
Micro Analyzer)分析した結果、多量の酸素
が検出された。
以上の実験結果より、集積回路素子を形成する
場合のように、酸素ガス雰囲気中での高温熱処理
によつて生じる湾曲の原因は、基板のシリコン多
結晶支持体層の表面で、シリコン多結晶粒の境界
に沿つて楔状に食込むような酸化、もしくは、著
しい高濃度の酸素の拡散、あるいは、析出が起こ
り、これによる膨張歪がシリコン多結晶支持体層
表面部に存在しているためであると思われる。
尚、シリコン単結晶ウエハ側表面部には多結晶側
表面に比べて酸素が侵入し難いため膨張歪は生じ
ない。
このような原因によつて生じる湾曲に対する有
効な方策の一つとして、発明者らは第2図aある
いはbに示すようにシリコン多結晶支持体層側表
面からの酸素の侵入を防止する膜、例えば、シリ
コン酸化膜(SiO2)、シリコン窒化膜(Si3N4
等の被膜7をシリコン多結晶支持体層表面また
は、表面近傍に埋設し形成する支持領域の構成を
提案(特願昭50−95824号)した。
すなわち、この提案は、シリコン単結晶支持体
層を形成する工程で発生する(1)の湾曲を気相成長
の原料ガス中に不純物を添加し、多結晶微粒子を
変性結晶構造とすることにより防止し、(2)の集積
回路素子形成工程の酸化、拡散熱処理で発生する
湾曲はシリコン多結晶支持体層側表面近傍に酸素
侵入防止膜7を設けて防ぎ、モノリシツク半導体
集積回路の製造工程の全体を通して湾曲のない基
板を得るものである。
尚、第2図aあるいはbに示す基板の製造工程
は第1図に示す基板の製造工程と類似しているた
め、その説明は省略する。
8はシリコン多結晶薄層である。
しかし、発明者等は前述の提案を支持領域構成
の基板について更に詳細に実験を重ね、以下の事
柄を見い出した。
(A) 第2図aの構造の場合、酸素雰囲気中の熱処
理条件(温度,時間)によつては、従来と逆に
シリコン多結晶支持体層4側表面が凹面となる
方向に湾曲する。
(B) 第2図bの構成の場合、酸素雰囲気中で同一
熱処理条件(温度,時間)を施こしても、酸素
侵入防止膜7のシリコン多結晶支持体層表面側
に残存するシリコン多結晶薄層8の厚さの大,
小により湾曲の大きさが変わる。
(C) 同一熱処理条件でも不純物を添加し、形成し
た変性構造のシリコン多結晶支持体層4の厚さ
の大,小により湾曲の大きさが変わる。このこ
とはa,bいずれの構造にも生じる。
以上の実験結果から、第2図a,bに示した前
述提案の基板湾曲は変性構造のシリコン多結晶
支持体層4の熱処理による収縮により生じるシリ
コン多結晶支持体層4側表面を凹面とする湾曲と
酸素侵入防止膜7の表面上に存在するシリコン
多結晶薄層8中に酸素が侵入し生じる膨張歪によ
るシリコン多結晶支持体層4側表面を凸面とする
上記と逆方向の湾極の相殺関係によつて決まつ
ていることがわかつた。
このように第2図の基板湾曲を小さくするには
素子形成時の熱処理条件を考慮しシリコン多結
晶層厚み、酸素侵入防止膜7上に残存するシリ
コン多結晶層8の厚みを制御する必要がある。特
に、に関しては、シリコン多結晶層8の厚さを
数μmオーダーで正確に制御する必要がある。
この問題を解決するために、発明者等は第3図
に示すような新たな基板構造を提案した(特開昭
57−102044号)。即ち、変性シリコン多結晶支持
体層4を形成の後、同一反応炉内で酸化侵入防止
膜7とシリコン多結晶層8を一定間隔で数層積層
した層を形成することによつて、次の研摩工程
で、単結晶1側研摩の基準面Aがどの位置に形成
されても、常にほぼ一定量のシリコン多結晶層8
が露出するように工夫したものである。
しかし、第3図の構造の基板を製作するには同
一炉内で、気相成長法によつてシリコン多結晶層
8と酸素侵入防止膜7を形成する工程を付加する
必要があり、工程時間が増える。気相成長作業が
繁雑になる、反応炉のメンテナンス作業が増える
などの難点を生じる。
〔発明の目的〕
本発明の目的は製造工程における湾曲を自由に
制御することが可能で、結果的に基板湾曲がな
く、製品歩留りを大幅に向上できる基板を提供す
るにある。
〔発明の概要〕
本発明の特徴は、シリコン多結晶支持体層表面
に一定割合の開口領域をもつ酸素侵入防止膜を形
成し、侵入する酸素の量を調節することによつて
基板湾曲を低減するにある。
〔発明の実施例〕
以下、本発明を第4図に従つて詳細に説明す
る。まず、第4図aに示すように、例えば、n型
シリコン単結晶ウエハ1を出発材料として選択エ
ツチング等の方法で分離溝2を形成した後、絶縁
用被膜3(例えばSiO2膜)を全面に形成する。
次いで、bのように気相化学反応によつてシリコ
ン多結晶の支持体層4を形成する。この場合、成
長時には微量のCO2ガスを混入する方法で変性シ
リコン多結晶層とし、形成時に生じる湾曲を低減
する。次に、単結晶側表面を基準面とし、線Aま
で研摩し単結晶側研摩の基準面を作成した後、破
線Bまで研摩し、単結晶島領域6を分離する。こ
の研摩工程ではCO2ドープ法によつて支持体層形
成後の基板湾曲を低減し精度の高い研摩が可能で
ある。
次に、cのように、支持体層4側表面に酸素侵
入防止膜9を形成する。膜質には、例えば、窒化
シリコン膜Si3N4のような酸素を含まない膜とす
る。これは以下の理由による。通常、単結晶島領
域にp−n接合を作り、回路素子を形成する場合
には、最初に、p型領域、n型領域を選択的に形
成するためのマスクとして用いる酸化膜(SiO2
を形成する。この熱処理工程は通常1200℃との高
温度の酸素雰囲気中で行なわれるので支持体層の
収縮や酸素侵入による膨張を生じる。基板の湾曲
はこの工程でほぼ飽和値に達し、以後の拡散工程
等の熱処理における変化は小さい。この傾向は、
酸化膜を厚くしp−n接合保護膜に併用する場合
には熱処理条件(特に時間)が苛酷になるため顕
著である(高耐圧分離を目的とし、誘電体構造と
するので、必然的に酸化膜厚は厚い)。
酸化工程における熱処理条件下で酸素の侵入を
防ぐためには、膜自身が酸素侵入の防止壁にな
り、酸素の供給源とならないことが必要で、この
ため、Si3N4のような酸素化合物でない膜質を選
ぶ必要がある。
次に、本発明によつて、dのように酸素侵入防
止膜9の一部をホトリソグラフとエツチングによ
つて選択的に除去し、開口領域10を設ける。こ
の場合、膜の開口率は多結晶支持体層4の厚さ
と、後工程の熱処理条件を考慮し実験的に求め
る。また、除去のパターンは第5図に示すように
開口部分が連続配置bされていても、点状aであ
つてもどちらでも良い。また、基板裏面全面均一
分布とする必要もない。
この構造とすることによつて酸化熱処理中に基
板裏面に適度な酸素が侵入し、裏面側には膨張力
が働く。この力は、前述のように、熱処理中に
シリコン多結晶層4内のグレインが再結晶し、収
縮すること、及び、基板表面側の単結晶島領域
6に主に形成されるSiO2層11(基板裏面のほ
とんどはSi3N4膜のため、SiO2層は開口領域のみ
に形成される)の方が多結晶層4に比べて熱膨張
係数が小さいために生じる基板裏面を凹面とする
ような力を打ち消す。
この理由によつて、熱酸化後の基板湾曲を最少
限に保つことができる。
もちろん、酸化工程以後の湾曲の大きさや方向
を考慮し最適な基板湾曲に調節することも可能で
ある。
酸化膜11の所定箇所をホトリソグラフによる
開口、不純物の選択拡散の工程を数回繰り返し、
第4図eのように必要な素子を形成する。
本発明は誘電体絶縁分離方式の基板だけでな
く、他の絶縁分離方式の基板にも適用できる。
第6図はpn接合絶縁分離方式の基板に適用し
た例を示す。
先ず、n型のシリコン単結晶ウエハ1が用意さ
れ、分離溝を作ることなく、絶縁膜3が設けられ
る。その後、変性構造のシリコン多結晶支持体層
4が形成された後、不要な単結晶部分は研摩除去
される。次いで、支持体層4側面に開口領域を持
つ酸素侵入防止膜が形成される。その後、酸化膜
形成、ホトリソ工程を経て、シリコン単結晶島領
域6には、p型不純物をシリコン単結晶ウエハ1
に分離溝のパターンに拡散し、p型分離領域12
を設ける。各シリコン単結晶領域6とp型分離領
域12が作るpn接合が各シリコン単結晶領域6
を絶縁分離することになる。
第7図は空気分離絶縁分離方式の基板に適用し
た例を示す。
この基板5は、第6図に示した基板5とほぼ同
じ工程をもつて作られる。異なるところは、p型
分離領域12が形成される代りに、分離溝2が設
けられることにある。この分離溝2はp型分離領
域12を形成する工程の代りに、エツチングによ
り設けても良いが、各シリコン単結晶島領域6に
相当する部分にp型あるいはn型不純物を拡散し
て集積回路素子を形成した後に形成すると、不純
物拡散時に、ホトエツチング作業やマスく形成等
が精度良く行なえる。
第8図は第4図に示した基板5と同じ誘電体絶
縁分離方式の基板5を示す。
第4図のものと異なるところは、各シリコン単
結晶島領域6の絶縁膜3と接する部分にn型高不
純物濃度領域13が形成されていることにある。
このn型高不純物濃度領域13は第4図aで、
分離溝2を形成した後でn型不純物を高濃度に形
成し、その後、絶縁膜3を形成することにより容
易に設けることができる。
n型高不純物濃度領域13はチヤネルストツパ
等として利用される。
もちろん、第6図,第7図に示す実施例でも、
このn型高不純物濃度領域を設けることは容易で
ある。
第6図ないし第8図に示す各実施例でも、第4
図に示した基板と同様、基板の湾曲を正確に制御
することができる。
〔発明の効果〕
本発明によれば、多結晶成長工程における湾曲
は変性構造のシリコン多結晶支持体層により制御
され、また集積回路素子形成時の熱処理工程で生
じる湾曲は、酸素侵入防止膜の一部に設けた開口
部を通して侵入する酸素による膨張歪と、変性構
造のシリコン多結晶支持体層の収縮歪並びに単結
晶島領域に形成される酸化膜によつて生じる歪と
の相殺関係で制御され、全ての工程で基板湾曲を
最少とすることができる。
【図面の簡単な説明】
第1図a,bは従来の基板を製造工程順に示す
概略断面図、第2図a,b,第3図はそれぞれ従
来の改良された基板を示す概略断面図、第4図a
〜eは本発明の一実施例の基板を製造工程順に示
す概略断面図、第5図〜第8図はそれぞれ本発明
の異なる実施例を示す基板の概略断面図である。 1……シリコン単結晶ウエハ、2……分離溝、
3……絶縁膜、4……シリコン多結晶支持体層、
5……基板、6……シリコン単結晶島領域、7…
…酸素侵入防止膜、8……シリコン多結晶層、9
……酸素侵入防止膜、10……開口領域、11…
…酸化膜。

Claims (1)

  1. 【特許請求の範囲】 1 相互に電気的に絶縁され、各々に集積回路素
    子が形成される複数個の半導体単結晶島領域と、
    この各半導体単結晶島領域を支持する支持領域と
    からなる複縁分離基板において、 前記支持領域は変性構造の多結晶支持体層から
    なり、且つその一方の面は前記半導体単結晶島領
    域に接し、他方の面は開口領域をもつ酸素侵入防
    止膜に接する構造であることを特徴とする絶縁分
    離基板。 2 特許請求の範囲第1項において、前記単結晶
    島領域、前記多結晶支持領域はシリコン、前記酸
    素侵入防止膜は窒化シリコン膜であることを特徴
    とする絶縁分離基板。
JP59019947A 1984-02-08 1984-02-08 絶縁分離基板 Granted JPS60165737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59019947A JPS60165737A (ja) 1984-02-08 1984-02-08 絶縁分離基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59019947A JPS60165737A (ja) 1984-02-08 1984-02-08 絶縁分離基板

Publications (2)

Publication Number Publication Date
JPS60165737A JPS60165737A (ja) 1985-08-28
JPH0443419B2 true JPH0443419B2 (ja) 1992-07-16

Family

ID=12013394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59019947A Granted JPS60165737A (ja) 1984-02-08 1984-02-08 絶縁分離基板

Country Status (1)

Country Link
JP (1) JPS60165737A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4892842A (en) * 1987-10-29 1990-01-09 Tektronix, Inc. Method of treating an integrated circuit

Also Published As

Publication number Publication date
JPS60165737A (ja) 1985-08-28

Similar Documents

Publication Publication Date Title
JPH0451071B2 (ja)
JP2682529B2 (ja) 半導体素子の素子分離絶縁膜形成方法
US4879253A (en) Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron
US6066576A (en) Method for forming oxide using high pressure
JPS6155252B2 (ja)
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JPH0443419B2 (ja)
JPH0473296B2 (ja)
US4173674A (en) Dielectric insulator separated substrate for semiconductor integrated circuits
JPH01184957A (ja) Mosトランジスタの製造方法
JPH0482180B2 (ja)
CA1059647A (en) Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits
JPS5812340A (ja) 半導体装置の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JPS6155250B2 (ja)
JPH0528501B2 (ja)
JPH049371B2 (ja)
JPS6056291B2 (ja) 誘電体絶縁分離基板の製造法
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS62124753A (ja) 絶縁層分離基板の製法
JPS62219916A (ja) 半導体装置の製造方法
JPH02268443A (ja) 半導体装置
JPS62177958A (ja) 半導体装置の製造方法
JPH05326688A (ja) 半導体基板の製造方法