JPH0138378B2 - - Google Patents
Info
- Publication number
- JPH0138378B2 JPH0138378B2 JP56191138A JP19113881A JPH0138378B2 JP H0138378 B2 JPH0138378 B2 JP H0138378B2 JP 56191138 A JP56191138 A JP 56191138A JP 19113881 A JP19113881 A JP 19113881A JP H0138378 B2 JPH0138378 B2 JP H0138378B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- layer
- collector
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor integrated circuit device.
半導体集積回路装置を構成するPNPトランジ
スタの1つとして、従来からエピタキシヤルベー
スPNPトランジスタがあり、これを第1図に示
してある。この第1図において、1はP型半導体
基板、2はこの基板1の主面上に成長させたN型
エピタキシヤル層、3は同層2上にP型不純物を
選択拡散して形成したPNPトランジスタのコレ
クタ領域、4はこれらの上に同様に成長されたN
型エピタキシヤル層、5は同層4上にP型不純物
を選択拡散して形成したコレクタ引出し拡散層、
6は同様にP型不純物を選択拡散して形成したエ
ミツタ領域、7は同様にN型不純物を選択拡散し
て形成した同層4としてのベース領域4′のコン
タクト拡散層である。そしてこの従来のエピタキ
シヤルベースPNPトランジスタの高周波特性、
すなわちfT:IEを第2図に、またその不純物濃度
プロフアイルを第3図にそれぞれ表わしている。 As one of the PNP transistors constituting a semiconductor integrated circuit device, there has been an epitaxial base PNP transistor, which is shown in FIG. In FIG. 1, 1 is a P-type semiconductor substrate, 2 is an N-type epitaxial layer grown on the main surface of this substrate 1, and 3 is a PNP formed by selectively diffusing P-type impurities on the same layer 2. The collector regions of the transistors, 4, are similarly grown on top of these
type epitaxial layer, 5 is a collector extraction diffusion layer formed by selectively diffusing P type impurities on the same layer 4;
Reference numeral 6 designates an emitter region similarly formed by selectively diffusing P-type impurities, and reference numeral 7 designates a contact diffusion layer of the base region 4' as the same layer 4, similarly formed by selectively diffusing N-type impurities. And the high frequency characteristics of this conventional epitaxial base PNP transistor,
That is, f T : IE is shown in FIG. 2, and its impurity concentration profile is shown in FIG. 3.
こゝでこのような従来のエピタキシヤルベース
PNPトランジスタにおいては、ベース領域がエ
ピタキシヤル層により形成されているために、エ
ミツタ領域からベース領域に注入される少数キヤ
リヤは加速電界を受けず、従つて拡散ベース
PNPトランジスタに比較してfT:IE特性が劣ると
いう欠点があつた。これは次式により知られる。
すなわち、
1/2πfT=τB+re(Ce+Cc)
こゝで、τBは少数キヤリヤのベース走行時間、
reはエミツタ抵抗、Ceはエミツタ遷移容量、Cc
はコレクタ遷移容量であり、エピタキシヤル
PNPトランジスタは、通常、均一ベーストラン
ジスタであるために、拡散勾配に起因する加速電
界を受けず、拡散ベーストランジスタに比較して
τBが大となり、fTが小となるのである。 Here, such a conventional epitaxial base
In a PNP transistor, since the base region is formed by an epitaxial layer, the minority carriers injected from the emitter region into the base region are not subjected to an accelerating electric field, and therefore the diffused base
It had the disadvantage of inferior f T :I E characteristics compared to PNP transistors. This is known from the following equation.
That is, 1/2πf T = τ B + r e (Ce + Cc) Here, τ B is the base running time of the minority carrier,
r e is emitter resistance, Ce is emitter transition capacitance, Cc
is the collector transition capacitance and is the epitaxial
Since a PNP transistor is normally a uniform base transistor, it is not subjected to an accelerating electric field due to a diffusion gradient, and thus has a larger τ B and a smaller f T than a diffused base transistor.
この発明は従来のこのような欠点に鑑み、前記
P型拡散層からなるコレクタ領域にN型不純物を
選択拡散して能動ベース領域を形成させると共
に、P型拡散層からなるエミツタ領域をこのエピ
タキシヤル層内にある能動ベース領域に達するよ
うに形成させて、能動ベース領域により加速電界
を構成させることにより高周波特性を改善し得る
ようにしたものである。 In view of these conventional drawbacks, the present invention selectively diffuses N-type impurities into the collector region made of the P-type diffusion layer to form an active base region, and epitaxially diffuses the emitter region made of the P-type diffusion layer. The active base region is formed to reach the active base region within the layer, and the active base region forms an accelerating electric field, thereby improving high frequency characteristics.
以下、この発明方法の一実施例につき、第4図
ないし第6図を参照して詳細に説明する。 Hereinafter, one embodiment of the method of this invention will be described in detail with reference to FIGS. 4 to 6.
第4図においてこの実施例方法では、前記P型
拡散層によるコレクタ領域3を形成したのち、N
型不純物を選択拡散して能動ベース領域8を形成
させ、ついでこれらの上にN型エピタキシヤル層
4を成長させ、その後P型不純物の選択拡散によ
り、前記コレクタ領域3に達するコレクタ引出し
拡散層5と共に、能動ベース領域8に達するエミ
ツタ領域9を形成させ、かつさらにN型不純物の
選択拡散によるベースコンタクト拡散層7を形成
させるのである。 In FIG. 4, in this embodiment method, after the collector region 3 is formed by the P-type diffusion layer, the N
The active base region 8 is formed by selectively diffusing type impurities, and then the N-type epitaxial layer 4 is grown thereon, and then the collector lead-out diffusion layer 5 reaching the collector region 3 is formed by selectively diffusing P-type impurities. At the same time, an emitter region 9 reaching the active base region 8 is formed, and a base contact diffusion layer 7 is further formed by selectively diffusing N-type impurities.
第5図はこの実施例方法によつて得られるエピ
タキシヤルベースPNPトランジスタの不純物濃
度プロフアイルを示しており、この第5図から明
らかなように、新たに形成された能動ベース領域
8は、エミツタ領域から注入される少数キヤリヤ
が加速電界を受けるような濃度勾配を有し、第6
図に示すfT:IE特性、すなわち高周波特性につい
て、前記第2図との比較から明らかなように充分
に優れたものが得られることになる。 FIG. 5 shows the impurity concentration profile of an epitaxial base PNP transistor obtained by the method of this embodiment, and as is clear from FIG. The minority carriers injected from the region have a concentration gradient such that they are subjected to an accelerating electric field, and the sixth
The f T :I E characteristics shown in the figure, that is, the high frequency characteristics, are sufficiently excellent, as is clear from the comparison with FIG. 2 above.
以上詳述したようにこの発明方法によれば、半
導体集積回路装置に対し、個別半導体素子として
の拡散ベースPNPトランジスタと同様な高周波
特性をもつエピタキシヤルベースPNPトランジ
スタを形成でき、併せてPNP、NPNトランジス
タのいわゆる相補型トランジスタの集積回路装置
内への実現をより一層容易に可能とするなどの特
長を有するものである。 As detailed above, according to the method of the present invention, it is possible to form an epitaxial base PNP transistor in a semiconductor integrated circuit device that has high frequency characteristics similar to that of a diffusion base PNP transistor as an individual semiconductor element, and also to form a PNP, NPN This invention has the advantage of making it easier to implement so-called complementary transistors in an integrated circuit device.
第1図は従来例方法により半導体集積回路装置
内に形成されるPNPトランジスタを示す断面図、
第2図および第3図は同上トランジスタのfT:IE
特性および不純物濃度分布をそれぞれに示す説明
図であり、また第4図はこの発明の一実施例方法
により半導体集積回路装置内に形成されるPNP
トランジスタを示す断面図、第5図および第6図
は同上トランジスタの不純物濃度分布およびfT:
IE特性をそれぞれに示す説明図である。
1……P型半導体基板、2……N型エピタキシ
ヤル層、3……P型コレクタ領域、4……N型エ
ピタキシヤル層、5……P型コレクタ引出し拡散
層、7……N型ベースコンタクト拡散層、8……
N型能動ベース領域、9……P型エミツタ領域。
FIG. 1 is a cross-sectional view showing a PNP transistor formed in a semiconductor integrated circuit device by a conventional method;
Figures 2 and 3 show f T : I E of the same transistor as above.
FIG. 4 is an explanatory diagram showing the characteristics and impurity concentration distribution, respectively, and FIG.
5 and 6 are cross-sectional views showing the transistor, and the impurity concentration distribution and f T :
FIG. 3 is an explanatory diagram showing IE characteristics respectively. DESCRIPTION OF SYMBOLS 1... P-type semiconductor substrate, 2... N-type epitaxial layer, 3... P-type collector region, 4... N-type epitaxial layer, 5... P-type collector extraction diffusion layer, 7... N-type base Contact diffusion layer, 8...
N-type active base region, 9...P-type emitter region.
Claims (1)
キシヤル層を成長する工程と、この第1のN型エ
ピタキシヤル層上にP型不純物を選択的に拡散し
てコレクタ領域を形成する工程と、このコレクタ
領域にN型不純物を選択的に拡散して能動ベース
領域を形成する工程と、これらの上に第2のN型
エピタキシヤル層を成長する工程と、この第2の
N型エピタキシヤル層表面から、前記コレクタ領
域および能動ベース領域にそれぞれ達するように
P型不純物を選択的に拡散してコレクタ引出し拡
散領域およびエミツタ領域を形成する工程と、さ
らにこの第2のN型エピタキシヤル層表面からN
型不純物を選択的に拡散してベースコンタクト拡
散層を形成する工程とを含んでPNPトランジス
タを構成することを特徴とする半導体集積回路装
置の製造方法。1. A step of growing a first N-type epitaxial layer on the main surface of a P-type semiconductor substrate, and selectively diffusing P-type impurities onto the first N-type epitaxial layer to form a collector region. selectively diffusing N-type impurities into the collector region to form an active base region; growing a second N-type epitaxial layer thereon; selectively diffusing P-type impurities from the surface of the epitaxial layer to reach the collector region and the active base region, respectively, to form a collector lead-out diffusion region and an emitter region; N from layer surface
1. A method for manufacturing a semiconductor integrated circuit device, comprising forming a PNP transistor by selectively diffusing type impurities to form a base contact diffusion layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191138A JPS5892264A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191138A JPS5892264A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892264A JPS5892264A (en) | 1983-06-01 |
| JPH0138378B2 true JPH0138378B2 (en) | 1989-08-14 |
Family
ID=16269513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191138A Granted JPS5892264A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892264A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2030963C (en) * | 1989-12-14 | 1995-08-15 | Robert Michael Sorbello | Orthogonally polarized dual-band printed circuit antenna employing radiating elements capacitively coupled to feedlines |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019671B2 (en) * | 1976-02-27 | 1985-05-17 | ソニー株式会社 | Manufacturing method for semiconductor devices |
| JPS53134374A (en) * | 1977-04-28 | 1978-11-22 | Sony Corp | Semiconductor device |
-
1981
- 1981-11-27 JP JP56191138A patent/JPS5892264A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5892264A (en) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| US4210925A (en) | I2 L Integrated circuit and process of fabrication | |
| GB1263127A (en) | Integrated circuits | |
| JPS60194558A (en) | Manufacture of semiconductor device | |
| US4255209A (en) | Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| KR940008566B1 (en) | Manufacturing Method of Semiconductor Device | |
| US3582725A (en) | Semiconductor integrated circuit device and the method of manufacturing the same | |
| US3575742A (en) | Method of making a semiconductor device | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US3993512A (en) | Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy | |
| JPH05198584A (en) | Bipolar integrated circuit | |
| JPH0138378B2 (en) | ||
| JPS6133261B2 (en) | ||
| KR0121178B1 (en) | Fabricating method of transistor | |
| JP2558472B2 (en) | Semiconductor integrated circuit | |
| JPS63288055A (en) | semiconductor equipment | |
| JPS639667B2 (en) | ||
| JPS63136660A (en) | Semiconductor device and manufacture thereof | |
| KR19990002164A (en) | Bipolar transistor and method of manufacturing the same | |
| JPS6138619B2 (en) | ||
| JPS6347965A (en) | Semiconductor integrated circuit | |
| JPS6156624B2 (en) | ||
| JPH0379870B2 (en) |