JPH0138979Y2 - - Google Patents
Info
- Publication number
- JPH0138979Y2 JPH0138979Y2 JP1983125094U JP12509483U JPH0138979Y2 JP H0138979 Y2 JPH0138979 Y2 JP H0138979Y2 JP 1983125094 U JP1983125094 U JP 1983125094U JP 12509483 U JP12509483 U JP 12509483U JP H0138979 Y2 JPH0138979 Y2 JP H0138979Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は電流ミラー回路、特に半導体集積回
路化された電流ミラー回路において、出力トラン
ジスタのコレクタ電圧の大小による出力電流の増
減を抑え、ミラー回路の出力電圧ダイナミツクレ
ンジに依存しない電流ミラー回路に関するもので
ある。
路化された電流ミラー回路において、出力トラン
ジスタのコレクタ電圧の大小による出力電流の増
減を抑え、ミラー回路の出力電圧ダイナミツクレ
ンジに依存しない電流ミラー回路に関するもので
ある。
〔従来の技術〕
第１図は従来の電流ミラー回路の三例を示す回
路図である。同図において、１，２はベースが共
通接続されたトランジスタであり、このトランジ
スタ１のコレクタには基準電流源３が接続されて
いる。また、これらのトランジスタ１，２の共通
ベースにはベース電流供給用の駆動トランジスタ
４が、そのエミツタを共通ベースに直接あるいは
抵抗等の素子を直列に介して接続され、駆動トラ
ンジスタ４のベースはミラー回路の基準電流源３
側のトランジスタ１のコレクタと接続され、駆動
トランジスタ４のコレクタは供給電源Vcc端子５
に接続されている。ここで、ミラー回路の出力は
トランジスタ２のコレクタで構成され、通常基準
電流源３の基準電流の一定倍率の電流が出力され
る。なお、６は負荷抵抗、７は出力端子である。
路図である。同図において、１，２はベースが共
通接続されたトランジスタであり、このトランジ
スタ１のコレクタには基準電流源３が接続されて
いる。また、これらのトランジスタ１，２の共通
ベースにはベース電流供給用の駆動トランジスタ
４が、そのエミツタを共通ベースに直接あるいは
抵抗等の素子を直列に介して接続され、駆動トラ
ンジスタ４のベースはミラー回路の基準電流源３
側のトランジスタ１のコレクタと接続され、駆動
トランジスタ４のコレクタは供給電源Vcc端子５
に接続されている。ここで、ミラー回路の出力は
トランジスタ２のコレクタで構成され、通常基準
電流源３の基準電流の一定倍率の電流が出力され
る。なお、６は負荷抵抗、７は出力端子である。
次に従来回路の動作を説明する。同図におい
て、基準電流源３から基準電流Ioが供給される
と、駆動トランジスタ４のベース電流が流れ、そ
のコレクタ電流により共通ベース接続されたトラ
ンジスタ１，２のベース電流が流れ、これらのト
ランジスタ１，２のベース−エミツタ間の電圧が
同電位となるように動作する。ここで、トランジ
スタ１，２のベース−エミツタ間の電圧VBEは、
基準電流Ioおよびトランジスタ１の有する個有の
飽和電流Isによつて決まる下記式(1)の電圧とな
る。
て、基準電流源３から基準電流Ioが供給される
と、駆動トランジスタ４のベース電流が流れ、そ
のコレクタ電流により共通ベース接続されたトラ
ンジスタ１，２のベース電流が流れ、これらのト
ランジスタ１，２のベース−エミツタ間の電圧が
同電位となるように動作する。ここで、トランジ
スタ１，２のベース−エミツタ間の電圧VBEは、
基準電流Ioおよびトランジスタ１の有する個有の
飽和電流Isによつて決まる下記式(1)の電圧とな
る。
VBE＝kT／ｑ・lnIs／Io …(1)
ｋ：ポルツマン定数
Ｔ：絶対温度
ｑ：電荷
一般にミラー回路では、出力トランジスタ２は
基準電流供給用トランジスタ１の一定倍率のエミ
ツタ面積をもつたトランジスタが使用される。こ
こで、基準電流供給用トランジスタ１のエミツタ
面積をＳ、出力トランジスタ２の面積をASとす
ると、第１図の場合、トランジスタ１，２のベー
スおよびエミツタは共通接続されているため、ト
ランジスタ１，２のベース−エミツタ間電圧は前
記第(1)式で示すように等しく、トランジスタの飽
和電流がエミツタ面積に比例することを考慮する
と、出力トランジスタ２のコレクタ電流Icは VBE＝kT／ｑ・lnIs／Io＝kT／ｑ・lnＡ・Is／Ic…(2) となり、 Ic＝AIo …(3) で表わされる。したがつて出力電流Icは基準電流
IoのＡ（面積比）倍となり、一定倍率Ａをもつた
電流ミラー回路として動作する。
基準電流供給用トランジスタ１の一定倍率のエミ
ツタ面積をもつたトランジスタが使用される。こ
こで、基準電流供給用トランジスタ１のエミツタ
面積をＳ、出力トランジスタ２の面積をASとす
ると、第１図の場合、トランジスタ１，２のベー
スおよびエミツタは共通接続されているため、ト
ランジスタ１，２のベース−エミツタ間電圧は前
記第(1)式で示すように等しく、トランジスタの飽
和電流がエミツタ面積に比例することを考慮する
と、出力トランジスタ２のコレクタ電流Icは VBE＝kT／ｑ・lnIs／Io＝kT／ｑ・lnＡ・Is／Ic…(2) となり、 Ic＝AIo …(3) で表わされる。したがつて出力電流Icは基準電流
IoのＡ（面積比）倍となり、一定倍率Ａをもつた
電流ミラー回路として動作する。
しかしながら、前述した構成による電流ミラー
回路は、出力トランジスタ２のコレクタ電位が負
荷抵抗６の抵抗値に対応して変化する場合、出力
トランジスタ２のベース巾変調効果（アーリー効
果）により、直流電流増幅率hFEがコレクタ電圧
により変化するため、出力トランジスタの出力電
流（ミラー出力電流）は変化する。特にミラー回
路を構成するトランジスタ１，２の電流増幅率
hFEが高い場合に顕著にあらわれる。したがつて、
従来回路では負荷のバイアス電圧、すなわち、ミ
ラー回路のコレクタ出力の電位によりミラー出力
電流が変化し、負荷に依存して変化する電流が供
給されてしまうという欠点があつた。
回路は、出力トランジスタ２のコレクタ電位が負
荷抵抗６の抵抗値に対応して変化する場合、出力
トランジスタ２のベース巾変調効果（アーリー効
果）により、直流電流増幅率hFEがコレクタ電圧
により変化するため、出力トランジスタの出力電
流（ミラー出力電流）は変化する。特にミラー回
路を構成するトランジスタ１，２の電流増幅率
hFEが高い場合に顕著にあらわれる。したがつて、
従来回路では負荷のバイアス電圧、すなわち、ミ
ラー回路のコレクタ出力の電位によりミラー出力
電流が変化し、負荷に依存して変化する電流が供
給されてしまうという欠点があつた。
したがつてこの考案は、前述した従来の課題を
解決するためになされたものであり、その目的と
するところは、出力トランジスタのコレクタに、
ベース接地されたトランジスタを直列接続するこ
とにより、電流ミラー回路の出力トランジスタの
コレクタ電位を一定バイアスに抑え、前記ミラー
回路のアーリー効果を無くした電流ミラー回路を
提供することにある。
解決するためになされたものであり、その目的と
するところは、出力トランジスタのコレクタに、
ベース接地されたトランジスタを直列接続するこ
とにより、電流ミラー回路の出力トランジスタの
コレクタ電位を一定バイアスに抑え、前記ミラー
回路のアーリー効果を無くした電流ミラー回路を
提供することにある。
〔課題を解決するための手段〕
本考案の電流ミラー回路は、ベースが共通接続
された複数のトランジスタと、前記トランジスタ
のベースに駆動電流を供給する駆動トランジスタ
と、前記複数のトランジスタの１個のトランジス
タのコレクタに基準電流を供給する基準電流供給
手段とを備え、前記ベース共通接続された複数の
トランジスタの基準電流供給側以外の出力トラン
ジスタのコレクタから基準電流と同一もしくは一
定倍率以上の電流を取り出すように構成された電
流ミラー回路において、前記出力トランジスタの
コレクタにエミツタを接続しコレクタを出力とす
るレベルシフトトランジスタと、前記レベルシフ
トトランジスタのベースにベース電位を供給する
定電流源とを設けたものである。
された複数のトランジスタと、前記トランジスタ
のベースに駆動電流を供給する駆動トランジスタ
と、前記複数のトランジスタの１個のトランジス
タのコレクタに基準電流を供給する基準電流供給
手段とを備え、前記ベース共通接続された複数の
トランジスタの基準電流供給側以外の出力トラン
ジスタのコレクタから基準電流と同一もしくは一
定倍率以上の電流を取り出すように構成された電
流ミラー回路において、前記出力トランジスタの
コレクタにエミツタを接続しコレクタを出力とす
るレベルシフトトランジスタと、前記レベルシフ
トトランジスタのベースにベース電位を供給する
定電流源とを設けたものである。
本考案においては、レベルシフトトランジスタ
のベース電位に直流バイアス電位を与えることに
より、前記出力トランジスタのコレクタに固定さ
れた直流バイアス電圧を与え、該レベルシフトト
ランジスタのコレクタを出力とする。
のベース電位に直流バイアス電位を与えることに
より、前記出力トランジスタのコレクタに固定さ
れた直流バイアス電圧を与え、該レベルシフトト
ランジスタのコレクタを出力とする。
以下、図面を用いてこの考案を詳細に説明す
る。
る。
第２図はこの考案による電流ミラー回路の一実
施例を示す回路図であり、第１図と同一部分は同
一記号を付す。同図において、８は出力トランジ
スタ２と出力端子７との間に直列接続されたレベ
ルシフトトランジスタであり、このトランジスタ
８はそのエミツタが出力トランジスタ２のコレク
タに、そのベースが定電流源９と直列接続された
ダイオード１０ａ，１０ｂのなかでダイオード１
０ａのアノード側にそれぞれ接続され、ベースに
一定の直流バイアスが与えられている。
施例を示す回路図であり、第１図と同一部分は同
一記号を付す。同図において、８は出力トランジ
スタ２と出力端子７との間に直列接続されたレベ
ルシフトトランジスタであり、このトランジスタ
８はそのエミツタが出力トランジスタ２のコレク
タに、そのベースが定電流源９と直列接続された
ダイオード１０ａ，１０ｂのなかでダイオード１
０ａのアノード側にそれぞれ接続され、ベースに
一定の直流バイアスが与えられている。
第３図はこの考案による電流ミラー回路の他の
実施例を示す回路図であり、前述の図と同一部分
は同一記号を付す。同図において、第２図と異な
る点は、基準トランジスタ１、出力トランジスタ
２、駆動トランジスタ４およびベース接地トラン
ジスタ８がPNPトランジスタで構成されている。
実施例を示す回路図であり、前述の図と同一部分
は同一記号を付す。同図において、第２図と異な
る点は、基準トランジスタ１、出力トランジスタ
２、駆動トランジスタ４およびベース接地トラン
ジスタ８がPNPトランジスタで構成されている。
次に第２図、第３図に示した実施例にもとづき
この考案による電流ミラー回路の動作を説明す
る。まず、第２図において、ベース接地されたト
ランジスタ８がミラー回路出力トランジスタ２の
コレクタと接続されることにより、出力トランジ
スタ２のコレクタ電圧Vc2は、ベース接地トラン
ジスタ８のベース電圧VB８からトランジスタ８
のベース−エミツタ間電圧VBE８を減算した値、
すなわち、下記式により表わされる。
この考案による電流ミラー回路の動作を説明す
る。まず、第２図において、ベース接地されたト
ランジスタ８がミラー回路出力トランジスタ２の
コレクタと接続されることにより、出力トランジ
スタ２のコレクタ電圧Vc2は、ベース接地トラン
ジスタ８のベース電圧VB８からトランジスタ８
のベース−エミツタ間電圧VBE８を減算した値、
すなわち、下記式により表わされる。
Vc2＝VB８−VBE８ …(4)
＝2VD−VBE８ …(5)
ここで、VDはダイオード１０ａ，１０ｂの
順方向電圧を示す。
順方向電圧を示す。
通常、ベース接地トランジスタ８と、バイアス
設定用レベルシフトダイオード１０ａ，１０ｂと
はベース−エミツタ間接合等、同一種類の接合で
かつ同一接合面積で形成されるダイオード構成と
するため、定電流源９によりダイオード１０ａ，
１０ｂに直流バイアスされるバイアス電流I9とミ
ラー出力電流Icとの電流差に起因した電圧差分を
除いてほぼ同電圧（VDVBE８）であり、前記(5)
式は、 Vc2≒VD …(6) で表わされる。したがつて、このミラー回路出力
トランジスタ２のコレクタ電圧は負荷によりベー
ス接地トランジスタ８のコレクタ電圧が変化して
もトランジスタ８のエミツタ電位、すなわち、ミ
ラー回路の出力トランジスタ２のコレクタ電位は
一定であり、ミラー回路出力トランジスタ２のコ
レクタ電流はその電圧が変化することにより、通
常トランジスタ２に生じるアーリー効果（ベース
巾変調効果）によるコレクタ電流の変化はなく、
常に一定に保持される。一方、ベース接地された
レベルシフトトランジスタ８のコレクタ電流は、
負荷によりコレクタ電圧が加わつてもトランジス
タ８のコレクタ電流Ic8とダイオード１０ａ，１
０ｂのバイアス電流供給用定電流源９の電流I9と
の関係がI9≫Ic8／hFE（hFEはトランジスタ８の直
流電流増幅率）の条件を満足すれば、出力トラン
ジスタ２のコレクタ電流Icと同一電流となり、ベ
ース接地トランジスタ８のコレクタ電圧に依存し
ない一定電流となる。
設定用レベルシフトダイオード１０ａ，１０ｂと
はベース−エミツタ間接合等、同一種類の接合で
かつ同一接合面積で形成されるダイオード構成と
するため、定電流源９によりダイオード１０ａ，
１０ｂに直流バイアスされるバイアス電流I9とミ
ラー出力電流Icとの電流差に起因した電圧差分を
除いてほぼ同電圧（VDVBE８）であり、前記(5)
式は、 Vc2≒VD …(6) で表わされる。したがつて、このミラー回路出力
トランジスタ２のコレクタ電圧は負荷によりベー
ス接地トランジスタ８のコレクタ電圧が変化して
もトランジスタ８のエミツタ電位、すなわち、ミ
ラー回路の出力トランジスタ２のコレクタ電位は
一定であり、ミラー回路出力トランジスタ２のコ
レクタ電流はその電圧が変化することにより、通
常トランジスタ２に生じるアーリー効果（ベース
巾変調効果）によるコレクタ電流の変化はなく、
常に一定に保持される。一方、ベース接地された
レベルシフトトランジスタ８のコレクタ電流は、
負荷によりコレクタ電圧が加わつてもトランジス
タ８のコレクタ電流Ic8とダイオード１０ａ，１
０ｂのバイアス電流供給用定電流源９の電流I9と
の関係がI9≫Ic8／hFE（hFEはトランジスタ８の直
流電流増幅率）の条件を満足すれば、出力トラン
ジスタ２のコレクタ電流Icと同一電流となり、ベ
ース接地トランジスタ８のコレクタ電圧に依存し
ない一定電流となる。
このような構成によれば、従来回路で問題とな
つたミラー回路出力のコレクタ電圧の変化によ
り、ミラー出力電流が変化するのを防止し、基準
電流Ioのトランジスタ１とトランジスタ２との接
合面積比倍（Ａ倍）されたトランジスタ２のコレ
クタ電流Icがベース接地されたトランジスタ８の
コレクタ電圧変化に依存せず、トランジスタ８の
コレクタ電流（Ic8Ic）として出力される。
つたミラー回路出力のコレクタ電圧の変化によ
り、ミラー出力電流が変化するのを防止し、基準
電流Ioのトランジスタ１とトランジスタ２との接
合面積比倍（Ａ倍）されたトランジスタ２のコレ
クタ電流Icがベース接地されたトランジスタ８の
コレクタ電圧変化に依存せず、トランジスタ８の
コレクタ電流（Ic8Ic）として出力される。
また、第３図においても前述と同様に動作し、
ベース接地トランジスタ８のエミツタにより出力
トランジスタ２のコレクタ電圧は電源電圧Vccか
らベース−エミツタ間順方向電圧VBE（VD）を
減算した直流電圧にクランプされることにより、
出力トランジスタ２のアーリー効果（ベース巾変
調効果）によりミラー回路出力電流（トランジス
タ８のコレクタ電流）が変動することを抑え、ベ
ース接地トランジスタ８のコレクタ出力から一定
のミラー出力電流を取り出すことができる。
ベース接地トランジスタ８のエミツタにより出力
トランジスタ２のコレクタ電圧は電源電圧Vccか
らベース−エミツタ間順方向電圧VBE（VD）を
減算した直流電圧にクランプされることにより、
出力トランジスタ２のアーリー効果（ベース巾変
調効果）によりミラー回路出力電流（トランジス
タ８のコレクタ電流）が変動することを抑え、ベ
ース接地トランジスタ８のコレクタ出力から一定
のミラー出力電流を取り出すことができる。
なお、前述した実施例においては、ミラー回路
出力に直列接続されたベース接地トランジスタに
適正なバイアスを与えることにより、ミラー回路
出力のアーリー効果を減少させるもので、実施例
に示される回路以外にも例えば、ダイオード１０
ａ，１０ｂを２個直列接続されたダイオードを抵
抗または抵抗とダイオードとの直列接続に置き換
え、ミラー回路のダイナミツクレンジを拡大させ
る等、また、ダイオード１０ａ，１０ｂにさらに
１個のダイオードを直列接続し、出力トランジス
タ２のコレクタ電位を基準電流供給用トランジス
タ１のコレクタ電位とほぼ同じくさせる等の応用
もアーリー効果を軽減させつつ、容易に構成する
ことができる。
出力に直列接続されたベース接地トランジスタに
適正なバイアスを与えることにより、ミラー回路
出力のアーリー効果を減少させるもので、実施例
に示される回路以外にも例えば、ダイオード１０
ａ，１０ｂを２個直列接続されたダイオードを抵
抗または抵抗とダイオードとの直列接続に置き換
え、ミラー回路のダイナミツクレンジを拡大させ
る等、また、ダイオード１０ａ，１０ｂにさらに
１個のダイオードを直列接続し、出力トランジス
タ２のコレクタ電位を基準電流供給用トランジス
タ１のコレクタ電位とほぼ同じくさせる等の応用
もアーリー効果を軽減させつつ、容易に構成する
ことができる。
以上説明したようにこの考案によれば、負荷の
大きさによつて変化するミラー回路の出力電圧の
大小に関係なく、常に供給基準電流の一定倍率の
電流がミラー回路出力として取り出すことが可能
となるので、高精度の電流源を必要とする回路に
広く応用できるなどの極めて優れた効果が得られ
る。
大きさによつて変化するミラー回路の出力電圧の
大小に関係なく、常に供給基準電流の一定倍率の
電流がミラー回路出力として取り出すことが可能
となるので、高精度の電流源を必要とする回路に
広く応用できるなどの極めて優れた効果が得られ
る。
第１図は従来の電流ミラー回路の一例を示す回
路図、第２図はこの考案による電流ミラー回路の
一実施例を示す回路図、第３図はこの考案の他の
実施例を示す回路図である。 １……基準電流供給用トランジスタ、２……出
力トランジスタ、３……基準電流源、４……駆動
トランジスタ、５……電源端子、６……負荷抵
抗、７……出力端子、８……レベルシフトトラン
ジスタ、９……ベースバイアス電圧供給用定電流
源、１０ａ，１０ｂ……ダイオード。
路図、第２図はこの考案による電流ミラー回路の
一実施例を示す回路図、第３図はこの考案の他の
実施例を示す回路図である。 １……基準電流供給用トランジスタ、２……出
力トランジスタ、３……基準電流源、４……駆動
トランジスタ、５……電源端子、６……負荷抵
抗、７……出力端子、８……レベルシフトトラン
ジスタ、９……ベースバイアス電圧供給用定電流
源、１０ａ，１０ｂ……ダイオード。
Claims (1)
- ベースが共通接続された複数のトランジスタ
と、前記トランジスタのベースに駆動電流を供給
する駆動トランジスタと、前記複数のトランジス
タの１個のトランジスタのコレクタに基準電流を
供給する基準電流供給手段とを備え、前記ベース
共通接続された複数のトランジスタの基準電流供
給側以外の出力トランジスタのコレクタから基準
電流と同一もしくは一定倍率以上の電流を取り出
すように構成された電流ミラー回路において、前
記出力トランジスタのコレクタにエミツタを接続
しコレクタを出力とするレベルシフトトランジス
タと、前記レベルシフトトランジスタのベースに
ベース電位を供給する定電流源とを設け、該レベ
ルシフトトランジスタのベース電位に直流バイア
ス電位を与えることにより、前記出力トランジス
タのコレクタに固定された直流バイアス電圧を与
え、該レベルシフトトランジスタのコレクタを出
力とすることを特徴とした電流ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12509483U JPS6032821U (ja) | 1983-08-10 | 1983-08-10 | 電流ミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12509483U JPS6032821U (ja) | 1983-08-10 | 1983-08-10 | 電流ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032821U JPS6032821U (ja) | 1985-03-06 |
| JPH0138979Y2 true JPH0138979Y2 (ja) | 1989-11-21 |
Family
ID=30284939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12509483U Granted JPS6032821U (ja) | 1983-08-10 | 1983-08-10 | 電流ミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032821U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103414A (en) * | 1980-12-17 | 1982-06-28 | Pioneer Electronic Corp | Current source circuit |
-
1983
- 1983-08-10 JP JP12509483U patent/JPS6032821U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032821U (ja) | 1985-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563295B2 (en) | Low temperature coefficient reference current generator | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| US4678947A (en) | Simulated transistor/diode | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US4529946A (en) | Differential amplifier circuit | |
| US4573019A (en) | Current mirror circuit | |
| JP2830516B2 (ja) | 電流比較器 | |
| JPS6016972Y2 (ja) | 定電圧電源回路 | |
| JPH0477329B2 (ja) | ||
| JPH049617Y2 (ja) | ||
| JP2528838Y2 (ja) | 直流電源回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS6117622Y2 (ja) | ||
| JPH0415716A (ja) | 定電圧源回路 | |
| JPH0349461Y2 (ja) | ||
| JPH05300745A (ja) | 整流回路 | |
| JPH0115224Y2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS624037B2 (ja) | ||
| JPS60149216A (ja) | 抵抗値設定回路 | |
| JPH0559608B2 (ja) | ||
| JPH076847B2 (ja) | 温度センサ回路 |