JPH0138996Y2 - - Google Patents

Description

【考案の詳細な説明】 考案の分野 本考案は電子式カウンタ等の入力部に用いら
れ、入力部に設けられるフイルタの定数を切換え
るための入力フイルタ回路に関するものである。

従来技術とその問題点 電子式プリセツトカウンタや通常のカウンタ等
は計数入力信号として入力の周波数が想定できる
場合があり、このような入力信号にチヤタリング
等の高周波ノイズが重畳されていることがある。
従つて入力信号の周波数が予想される範囲内にあ
る場合には、高周波信号等のノイズを除去するた
めにフイルタ回路を入力部に挿入することが多
い。しかるに入力信号の周波数が測定対象等に応
じて変化する場合には、その測定対象によつて予
想される入力周波数によつてフイルタの定数を切
換える必要がある。しかるに従力の入力フイルタ
回路では、例えば第４図に示すように限時抵抗と
複数を限時コンデンサから成るローパスフイルタ
を機械的な接点を有する有接点スイツチで切換え
ることによつてフイルタの定数を変更していた。
このように限時コンデンサを有接点スイツチによ
つて切換えることによつて容易にフイルタの定数
を変えることができ、入力信号の周波数に対応さ
せることができる。

しかしながらこのような従来例によれば、カウ
ンタの筐体内部に切換スイツチを設ければ切換え
の際に筐体のカバーを外す必要があり操作性が悪
く、筐体を開放する場合には異物等が入つて故障
の原因になることも考えられる。又フイルタ定数
の切換スイツチを外部に設けた場合には粉塵濃度
が高く、高湿度等の悪環境下で長期間カウンタを
使用する場合にはスイツチ接点の接触不良等によ
つて入力信号に悪影響を及ぼすという問題点があ
つた。又アナログフイルタの代わりにデジタルフ
イルタが設けられているフイルタ回路にあつて
は、有接点スイツチの設定状態はCPUによつて
認識することが困難であるため、デジタルフイル
タのサンプリングクロツクを選択する選択スイツ
チが必要となり、フイルタの定数の選択で設定を
誤ることもあり、そのときには計数入力に応じた
フイルタの特性が得られないことがあるという問
題点があつた。

考案の目的 本考案はこのように従来の入力フイルタ回路の
問題点に鑑みてなされたものであつて、機械的な
接点を用いることなくフイルタ回路のフイルタ定
数を容易に選択し変更することができ、悪環境下
でも確実な動作を行える入力フイルタ回路を提供
するものである。

考案の構成と効果 本考案は入力部に用いられる入力フイルタ回路
であつて、相異なる定数を有しフイルタを構成す
る複数の受動素子と夫々の受動素子に一端が接続
された無接点スイツチとを有し、該無接点スイツ
チの動作によつて異なつた時定数が選択されるア
ナログフイルタと、入力信号を所定周期でサンプ
リングし、実質的に同一レベルを有する連続した
入力信号を有効入力として出力するデジタルフイ
ルタと、デジタルフイルタに異なつた周期のクロ
ツク信号を選択して与えるサンプリングクロツク
選択手段と、フイルタ定数の選択入力を与えるフ
イルタ定数選択手段と、フイルタ定数選択手段よ
り与えられたフイルタ定数を記憶する記憶手段
と、記憶手段に記憶されたフイルタ定数を読出
し、アナログフイルタの無接点スイツチ及びデジ
タルフイルタのサンプリングクロツク選択手段に
フイルタ定数を制御する信号を与えるフイルタ定
数制御手段と、を具備することを特徴とするもの
である。

このような特徴を有する本考案によれば、フイ
ルタ定数選択時にフイルタ定数設定手段より一旦
記憶手段にフイルタの定数がストアされる。従つ
て以後記憶手段内のフイルタ定数に基づいてアナ
ログフイルタ及びデジタルフイルタの双方のフイ
ルタ定数が無接点で選択されることとなり、作業
環境の悪い場所に用いる場合にも誤動作の恐れな
く入力信号を損なうことがない入力フイルタ回路
とすることが可能となる。

実施例の説明 第１図は本考案による入力フイルタ回路を含む
電子式プリセツトカウンタの構成を示すブロツク
図である。本図において、入力回路１は計数入力
の電圧レベルに対応してこの電子式プリセツトカ
ウンタ内の信号レベルに変換し波形整形する回路
であり、入力信号は入力回路１を介してフイルタ
回路２に伝えられる。フイルタ回路２は後述する
ようにアナログフイルタとデジタルフイルタから
成り、後述する手順によつて夫々のフイルタの定
数が選択され、入力回路１を通じて与えられる入
力信号に重畳されたノイズやチヤタリング成分を
除去して入力信号を計数処理回路３に与えるもの
である。計数処理回路３はフイルタ回路２を通つ
て与えられる入力信号のパルス数を計数して計数
値を比較手段４に与える。一方CPUを内部に有
する制御回路５から比較値が比較レジスタ６に与
えられており、比較手段４は比較レジスタ６に保
持されている比較値と計数処理回路３の計数値を
制御回路からの信号によつて比較してその値を出
力回路７に制御出力として与えるものである。制
御回路５は比較レジスタ６に設定する一連のステ
ツプの比較値を保持する記憶手段８が接続されて
おり、記憶手段８のデータを順次読出して比較レ
ジスタ６に設定する。制御回路５は出力手段とし
て表示回路９を有しており入力された設定値のデ
ータや制御内容が表示回路９に表示される。

さて本考案ではフイルタ回路２のアナログフイ
ルタ及びデジタルフイルタの定数はフイルタ定数
制御手段１０によつて制御される。フイルタ定数
選択手段１１は置数キーと定数変更キーを有し、
フイルタ定数をあらかじめ制御回路５に与えるも
のであり、そのデータは記憶手段８に保持されて
いる。フイルタ定数制御手段１０は制御回路５よ
り与えられたフイルタ定数に基づいて、アナログ
フイルタ及びデジタルフイルタの双方のフイルタ
の定数を切換えるものである。尚記憶手段８はバ
ツテリー１２によつてバツクアツプが成されてい
る。

第２図は本考案によるフイルタ回路２に更に詳
細に説明するブロツク図である。本図に示すよう
にフイルタ回路２は限時抵抗２０の一端に入力回
路１が接続され、その他端は３つのコンデンサ２
１，２２，２３が並列接続されてアナログローパ
スフイルタ３０の基本回路を構成している。各コ
ンデンサ２１，２２，２３は夫々静電容量の異な
るコンデンサであつて、夫々の他端は無接点スイ
ツチであるトランジスタ２４，２５，２６のコレ
クタが接続される。トランジスタ２４〜２６はエ
ミツタ端が接地されておりフイルタ定数制御手段
１０の出力によつていずれかのトランジスタが導
通し、そのトランジスタに接続されているコンデ
ンサによつて設定された時定数を有するローパス
フイルタが構成される。尚各コンデンサ２１，２
２，２３には夫々並列に抵抗２７〜２９が設けら
れ、各限時コンデンサ２１〜２３が選択されない
とき、トランジスタ２４〜２６のリーク電流に基
づく各コンデンサ両端の電位差の発生を防止す
る。さてトランジスタ２４〜２６の無接点スイツ
チが前述したフイルタ定数制御手段１０によつて
選択されていずれかのトランジスタが択一的に導
通してアナログフイルタ回路３０のフイルタ定数
が決定される。フイルタ定数制御手段１０の出力
は更にサンプリングクロツク選択手段３１にも与
えられている。サンプリング選択手段３１はクロ
ツク発生回路３２より得られるクロツク信号を適
宜分周して夫々の入力に基づいたサンプリングク
ロツク信号を発生するものであつて、その出力を
デジタルフイルタ３３に与える。デジタルフイル
タ３３は与えられたサンプリング周期に従つて入
力信号をサンプリングするものであつて、入力信
号が複数回連続して実質的に同一レベルとなる場
合に入力信号を有効入力とし、同一レベルが連続
しない場合には前回のサンプリング周期のレベル
をそのまま保持することによつて入力信号をフイ
ルタリングするものであつて、上述した計数処理
回路３に与えるものである。

次にこの入力フイルタ回路の動作について第３
図のフローチヤートを参照しつつ説明する。まず
動作を開始するとステツプ４０において制御回路
５はフイルタ定数選択手段１１より置数キーの入
力があるかどうかをチエツクする。フイルタ定数
選択手段１１よりフイルタ定数が選択されると、
ステツプ４０を介してステツプ４１に進んで置数
内容が一旦記憶手段８に保持される。そしてフイ
ルタ定数の変更キーが押下された場合には、置数
内容はフイルタ定数の選択情報であると判断して
フイルタ定数の記憶内容を更新する（ステツプ４
３，４４）。ステツプ４２において他のキーが押
下された場合にはこれらの処理を行うことなくス
テツプ４５に進む。ステツプ４５ではフイルタ定
数記憶内容を記憶手段８より読出し、フイルタ定
数制御手段１０に与える。フイルタ定数制御手段
１０は制御回路５からの信号に基づいていずれか
のスイツチングトランジスタ２４〜２６を動作さ
せ、アナログフイルタ３０の時定数を選択する
（ステツプ４６）。そしてステツプ４７においてサ
ンプリングクロツク選択回路３１のサンプリング
クロツクが選択される。そうして選択されたクロ
ツク信号はサンプリングクロツク選択回路３１よ
りデジタルフイルタ３３に伝えられ、デジタルフ
イルタ３２のサンプリング周期が選択される。従
つて入力回路１より得られた入力信号はアナログ
フイルタ３０及びデジタルフイルタ３３を介して
計数処理回路３に伝えられることとなる。こうし
て予想される計数入力信号の周波数に応じた定数
のフイルタを選択し、動作させることによつてチ
ヤタリング等のノイズのない入力信号を電子式プ
リセツトカウンタに取り込むことが可能となる。

このフローチヤートより明らかなようにフイル
タの定数変更キー入力がなければ、フイルタ定数
は記憶手段８内に記憶されているフイルタ定数選
択情報によつてフイルタ定数が選択される。従つ
て一旦フイルタ定数を選択手段１１により選択す
れば、定数を変更しない限り機械的なスイツチを
用いることなくフイルタ定数を選択することが可
能である。

尚本実施例ではアナログフイルタとしてローパ
スフイルタについて説明したが、ハイパスフイル
タや他の形式のフイルタ回路についても同様に本
考案を適用することが可能であり、電子式プリセ
ツトカウンタの他に種々の装置の入力回路に本考
案を適用することができる。

【図面の簡単な説明】

第１図は本考案による入力フイルタ回路を含む
電子式プリセツトカウンタの一実施例を示すブロ
ツク図、第２図は入力フイルタ回路の主要部の構
成を示すブロツク図、第３図はこの入力フイルタ
回路の動作を示すフローチヤート、第４図は従来
の入力フイルタ回路を示す回路図である。 １……入力回路、２……フイルタ回路、３……
計数処理回路、４……比較手段、５……制御回
路、６……比較レジスタ、８……記憶手段、１０
……フイルタ定数制御手段、１１……フイルタ定
数選択手段、２０……限時抵抗、２１〜２３……
限時コンデンサ、２４〜２６……スイツチングト
ランジスタ、３０……アナログフイルタ、３１…
…サンプリングクロツク選択回路、３２……クロ
ツク発生回路、３３……デジタルフイルタ。

Claims (1)

1. 【実用新案登録請求の範囲】 相異なる定数を有しフイルタを構成する複数の
   受動素子と、夫々の受動素子に一端が接続された
   無接点スイツチとを有し、該無接点スイツチの動
   作によつて異なつた時定数が選択されるアナログ
   フイルタと、 入力信号を所定周期でサンプリングし、実質的
   に同一レベルを有する連続した入力信号を有効入
   力として出力するデジタルフイルタと、 前記デジタルフイルタに異なつた周期のクロツ
   ク信号を選択して与えるサンプリングクロツク選
   択手段と、 フイルタ定数の選択入力を与えるフイルタ定数
   選択手段と、 前記フイルタ定数選択手段より与えられたフイ
   ルタ定数を記憶する記憶手段と、 前記記憶手段に記憶されたフイルタ定数を読出
   し、前記アナログフイルタの無接点スイツチ及び
   前記デジタルフイルタの前記サンプリングクロツ
   ク選択手段にフイルタ定数を制御する信号を与え
   るフイルタ定数制御手段と、を具備することを特
   徴とする入力フイルタ回路。