JPH02192313A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH02192313A JPH02192313A JP1011173A JP1117389A JPH02192313A JP H02192313 A JPH02192313 A JP H02192313A JP 1011173 A JP1011173 A JP 1011173A JP 1117389 A JP1117389 A JP 1117389A JP H02192313 A JPH02192313 A JP H02192313A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- signal
- waveform shaping
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はリンキングや高周波ノイズ等を含んだ波形を矩
形波に整形する波形整形回路に関する。
形波に整形する波形整形回路に関する。
（従来の技術）
従来この種の波形整形回路としてシュミット回路や積分
回路が使用されていた。このような従来の波形整形回路
を用いて、第４図（Ａ＞に示すようなレベルのリンギン
グを含んだ波形を整形すると、第４図（Ｃ）に示す如く
チャタリングを含んだ矩形波となる欠点があった。又、
第４図（Ｂ）にボした高周波ノイズを含んだ波形を整形
すると、元波形の立上がりと立下がりの検出レベル差に
よって第４図（Ｄ＞に示す如く信号幅が不ぞろいの矩形
波となる欠点があった。更に、上記従来の回路では回路
の時定数により、上記波形整形時に時間遅れが生じると
いう欠点があった。
回路が使用されていた。このような従来の波形整形回路
を用いて、第４図（Ａ＞に示すようなレベルのリンギン
グを含んだ波形を整形すると、第４図（Ｃ）に示す如く
チャタリングを含んだ矩形波となる欠点があった。又、
第４図（Ｂ）にボした高周波ノイズを含んだ波形を整形
すると、元波形の立上がりと立下がりの検出レベル差に
よって第４図（Ｄ＞に示す如く信号幅が不ぞろいの矩形
波となる欠点があった。更に、上記従来の回路では回路
の時定数により、上記波形整形時に時間遅れが生じると
いう欠点があった。
（発明が解決しようとする課題）
上記の如く、従来のシュミット回路や積分回路を用いた
波形整形回路では、入力信号にリンギングや高周波ノイ
ズが乗っていると波形整形後の波形に乱れが生じたり、
信号幅が不ぞろいとなると共に、波形整形に時間遅れが
生じるという欠点があった。そこで本発明は上記の欠点
を除去するもので、入力信号にリンギングや高周波ノイ
ズが乗っていても誤差や遅れなく矩形波状に正しく波形
整形することができる波形整形回路を提供することを目
的としている。
波形整形回路では、入力信号にリンギングや高周波ノイ
ズが乗っていると波形整形後の波形に乱れが生じたり、
信号幅が不ぞろいとなると共に、波形整形に時間遅れが
生じるという欠点があった。そこで本発明は上記の欠点
を除去するもので、入力信号にリンギングや高周波ノイ
ズが乗っていても誤差や遅れなく矩形波状に正しく波形
整形することができる波形整形回路を提供することを目
的としている。
［発明の構成］
（課題を解決するための手段）
本発明は、入力信号を矩形波に波形整形する波形整形回
路において、入力信号の立ち上がり（又は立ち下がり）
にてその出力信号を所定時間立ち下げる（又は立ち上げ
る）ワンショット回路と、このワンショット回路の出力
信号が立ち下がる（又は立ち上がる）とその出力信号の
極性を反転させるフリップフロップ回路とを具備した構
成を有している。
路において、入力信号の立ち上がり（又は立ち下がり）
にてその出力信号を所定時間立ち下げる（又は立ち上げ
る）ワンショット回路と、このワンショット回路の出力
信号が立ち下がる（又は立ち上がる）とその出力信号の
極性を反転させるフリップフロップ回路とを具備した構
成を有している。
（作用）
本発明の波形整形回路において、ワンショット回路は入
力信号の立ち上がり（又は立ち下がり）にてその出力信
号を所定時間立ち下げる（又は立ち上げる）。フリップ
フロップ回路はこのワンショット回路の信号が立ち下が
る（又は立ち上がる）とその出力信号の極性を反転させ
る。これにより、フリップフロップ回路の出力信号は入
力信号に対応した矩形波状に成る。
力信号の立ち上がり（又は立ち下がり）にてその出力信
号を所定時間立ち下げる（又は立ち上げる）。フリップ
フロップ回路はこのワンショット回路の信号が立ち下が
る（又は立ち上がる）とその出力信号の極性を反転させ
る。これにより、フリップフロップ回路の出力信号は入
力信号に対応した矩形波状に成る。
（実施例）
以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明の波形整形回路の一実施例を示したブロッ
ク図でおる。１は信号の極性を切換える排他的論理和ゲ
ート（ＥＸ−ＯＲ） 、２は入力信号の立上がりで動作
し再トリが可能なワンショット回路、３は入力されるク
ロックの立下がりで動作するＪ−にフリップフロップ、
４は入力クロックの立上がりで動作するＤフリップフロ
ップである。
１図は本発明の波形整形回路の一実施例を示したブロッ
ク図でおる。１は信号の極性を切換える排他的論理和ゲ
ート（ＥＸ−ＯＲ） 、２は入力信号の立上がりで動作
し再トリが可能なワンショット回路、３は入力されるク
ロックの立下がりで動作するＪ−にフリップフロップ、
４は入力クロックの立上がりで動作するＤフリップフロ
ップである。
次に本実施例の動作について説明する。ＥＸ−ＯＲゲー
ト１に第２図（Ａ）に示すような信号１０１が入力され
た時、Ｊ−にフリップフロップ３のＱ端子の出力信号１
０４は第２図（Ｄ）に示す如く当初ローレベルであるた
め、ＥＸ−ＯＲゲート１の他方の端子はローレベルとな
っている。従って、入力信号１０１が立ち上がると、Ｅ
Ｘ−ＯＲゲート１の出力信号１０２は第２図（Ｂ）に示
す如く立ち上がる。これによって、ワンショット回路２
の出力信号１０３は第２図（Ｃ）に示す如く立ち下がる
ため、Ｊ−にフリップフロップ３の出力信号１０４は第
２図（Ｄ）で示す如く立ち上がってハイレベルとなる。
ト１に第２図（Ａ）に示すような信号１０１が入力され
た時、Ｊ−にフリップフロップ３のＱ端子の出力信号１
０４は第２図（Ｄ）に示す如く当初ローレベルであるた
め、ＥＸ−ＯＲゲート１の他方の端子はローレベルとな
っている。従って、入力信号１０１が立ち上がると、Ｅ
Ｘ−ＯＲゲート１の出力信号１０２は第２図（Ｂ）に示
す如く立ち上がる。これによって、ワンショット回路２
の出力信号１０３は第２図（Ｃ）に示す如く立ち下がる
ため、Ｊ−にフリップフロップ３の出力信号１０４は第
２図（Ｄ）で示す如く立ち上がってハイレベルとなる。
これによってＥＸ−ＯＲゲート１の出力信号１０２が第
２図（Ｂ）に示す如く反転し、このため、入力信号１０
１の立ち下がりでＥＸ−ＯＲゲート１の出力信号１０２
が立ち上がり、これが、以降ワンショット回路２に入力
される。ワンショト回路２としては、７４１３１２３の
ような再トリガできるタイプを使用する。ワンショット
回路２は入力信号１０２の最初の立上りで出力信号１０
３はローノベルとなるが、入力信号１０２が動作時間ｔ
より短い時間内に再び立上りを生じると時間は再セット
されるので、入力信号１０２の最初の立上りから１時間
後に出力１０３がハイレベルとなる。その後入力信号１
０１の立ち下がり、即ちＥＸ−ＯＲゲート１の出力信号
１０２の立ち上がりで再びその出力信号１０３を立ち下
げる。これによって、Ｊ−にフリップフロップ３の出力
信号１０４の極性が反転してローレベルとなる。以降同
様で、Ｊ−にフリップフロップ３の出力信号１０４はリ
ンギングを含まないきれいな矩形波となる。なお、上記
ワンショット回路２の動作時間ｔは入力信＠１０１のリ
ンキング時間より長く、例えば第２図に示す如く設定さ
れるものとする。ここで、Ｄフリップフロップ４はＪ−
にフリップフロップ３の出力信号１０４の極性確定用で
ある。第２図（Ｂ）、（Ｃ）に示す如くワンショット回
路２の出力信号１０３の立上がり時点でＥＸ−ＯＲゲー
ト１の出力信号１０２がローレベルであれば、Ｄフリッ
プフロップ４の出力信号１０５はハイレベルとなってい
て、Ｊ−にフリップフロップ３を動作可能状態としてい
る。しかし、回路への電源オン時、Ｊ−にフリップフロ
ップ３及びＥＸ−ＯＲゲート１の出力状態が不安定であ
って、信号１０３の立ち上がり時に信号１０２がハイレ
ベルである場合、Ｄフリップフロップ４の出力信号はロ
ーレベルとなる。この時、Ｊφにフリップフロップ３は
動作不能となり、前記信号１０３の次の立ち下がりに動
作しないため、その出力信号１０４は反転せず、信号１
０２がローレベルとなった後の信号１０３の立ち下がり
から、Ｊ−にフリップフロップ３は動作を開始し、その
出力信号１０４の極性が補正される。
２図（Ｂ）に示す如く反転し、このため、入力信号１０
１の立ち下がりでＥＸ−ＯＲゲート１の出力信号１０２
が立ち上がり、これが、以降ワンショット回路２に入力
される。ワンショト回路２としては、７４１３１２３の
ような再トリガできるタイプを使用する。ワンショット
回路２は入力信号１０２の最初の立上りで出力信号１０
３はローノベルとなるが、入力信号１０２が動作時間ｔ
より短い時間内に再び立上りを生じると時間は再セット
されるので、入力信号１０２の最初の立上りから１時間
後に出力１０３がハイレベルとなる。その後入力信号１
０１の立ち下がり、即ちＥＸ−ＯＲゲート１の出力信号
１０２の立ち上がりで再びその出力信号１０３を立ち下
げる。これによって、Ｊ−にフリップフロップ３の出力
信号１０４の極性が反転してローレベルとなる。以降同
様で、Ｊ−にフリップフロップ３の出力信号１０４はリ
ンギングを含まないきれいな矩形波となる。なお、上記
ワンショット回路２の動作時間ｔは入力信＠１０１のリ
ンキング時間より長く、例えば第２図に示す如く設定さ
れるものとする。ここで、Ｄフリップフロップ４はＪ−
にフリップフロップ３の出力信号１０４の極性確定用で
ある。第２図（Ｂ）、（Ｃ）に示す如くワンショット回
路２の出力信号１０３の立上がり時点でＥＸ−ＯＲゲー
ト１の出力信号１０２がローレベルであれば、Ｄフリッ
プフロップ４の出力信号１０５はハイレベルとなってい
て、Ｊ−にフリップフロップ３を動作可能状態としてい
る。しかし、回路への電源オン時、Ｊ−にフリップフロ
ップ３及びＥＸ−ＯＲゲート１の出力状態が不安定であ
って、信号１０３の立ち上がり時に信号１０２がハイレ
ベルである場合、Ｄフリップフロップ４の出力信号はロ
ーレベルとなる。この時、Ｊφにフリップフロップ３は
動作不能となり、前記信号１０３の次の立ち下がりに動
作しないため、その出力信号１０４は反転せず、信号１
０２がローレベルとなった後の信号１０３の立ち下がり
から、Ｊ−にフリップフロップ３は動作を開始し、その
出力信号１０４の極性が補正される。
本実施例によれば、ワンショット回路２の動作時間ｔを
適切に設定することによって、入力信号のリンギング及
び高周波ノイズによる微小レベル差の影響を排除するこ
とができるため、波形整形後の出力信号１０４は第２図
（Ｄ＞に示す如く、誤差のない正確な矩形波状とするこ
とができる。しかも、信号１０１の入力から信号１０４
の出力までの遅れはＥＸ−ＯＲゲート１、ワンショット
回路２及びＪ−にフリップフロップ３によるだけである
ため、これらをＴＴＬや０ＭＯ８等のＩＣによって構成
することによって、前記遅れを最小限とすることかでき
、高速動作を可能としている。
適切に設定することによって、入力信号のリンギング及
び高周波ノイズによる微小レベル差の影響を排除するこ
とができるため、波形整形後の出力信号１０４は第２図
（Ｄ＞に示す如く、誤差のない正確な矩形波状とするこ
とができる。しかも、信号１０１の入力から信号１０４
の出力までの遅れはＥＸ−ＯＲゲート１、ワンショット
回路２及びＪ−にフリップフロップ３によるだけである
ため、これらをＴＴＬや０ＭＯ８等のＩＣによって構成
することによって、前記遅れを最小限とすることかでき
、高速動作を可能としている。
ここで、上記実施例のワンショット回路２は通常ＴＴＬ
や０ＭＯ３のＩＣが使用されるが、その動作時間ｔ（出
力パルス幅）は外部に接続した抵抗とコンデンサの値に
よって決まる。このため、上記パルス幅ｔを変更しよう
とすると、抵抗又はコンデンサの値を切替えるためのリ
レー又はアナログスイッチ等を設ける必要があり、回路
が大きくなるのと、パルス幅の主の精度が抵抗とコンデ
ンサの精度となり、それほど高い精度でパルス幅ｔ＠設
定できないという不都合があった。
や０ＭＯ３のＩＣが使用されるが、その動作時間ｔ（出
力パルス幅）は外部に接続した抵抗とコンデンサの値に
よって決まる。このため、上記パルス幅ｔを変更しよう
とすると、抵抗又はコンデンサの値を切替えるためのリ
レー又はアナログスイッチ等を設ける必要があり、回路
が大きくなるのと、パルス幅の主の精度が抵抗とコンデ
ンサの精度となり、それほど高い精度でパルス幅ｔ＠設
定できないという不都合があった。
そこで、第３図はこの不都合を回避するための上記ワン
ショット回路２を再トリが可能なカウンタを用いて構成
した例を示したブロック図である。
ショット回路２を再トリが可能なカウンタを用いて構成
した例を示したブロック図である。
入力信号として第２図（Ｂ）に示す信号１０２が入力さ
れると、その立ち上がりでＤフリップフロップ２３が動
作してその出力信号１０７がローレベルとなり、これが
ＯＲゲート２４を介して第２図（Ｃ）に示すような出力
信号１０３となって出力される。
れると、その立ち上がりでＤフリップフロップ２３が動
作してその出力信号１０７がローレベルとなり、これが
ＯＲゲート２４を介して第２図（Ｃ）に示すような出力
信号１０３となって出力される。
又、この動作と同時に入力信号１０２が立ち上がつた模
、最初のクロックがクロック発娠器２２からカウンタ２
１に入力された時点で、このカウンタ２１の出力信号１
０６はローレベルとなり、以降、このカウンタ２１は、
入力１０２が、所定数前記クロックをカウントする時間
内に再び立上りを生じるとカウンタ２１の値は再セット
されるので、入力信号１０２の最後の立上りから所定数
前記クロックをカウントするまで、この出力信号１０６
はローレベルのままで、これがＯＲゲート２４を介して
出力信号１０３となって出力される。その後、カウンタ
値が所定値に達すると出力信号１０６はハイレベルとな
り、従って、出力信号１０３もハイレベルとなる。なお
、Ｄフリップフロップ２３はカウンタ２１の出力信号１
０６がローレベルとなるとクリアされ、その出力信号１
０７はハイレベルとなる。従って、本回路を用いれば、
カウンタ２１のカウント値又は、このカウンタ２１に供
給されるクロックの分周比を図示されないマイクロコン
ピュータの指定によって変化させることによって、出力
信号１０３のパルス幅ｔを広範囲且つ容易に変更するこ
とができる。また、その精度もクロック発振に水晶振動
子を用いれば水晶撮動子の精度とすることができる。な
お、Ｄフリップフロップ２３は入力信号１０２の最初の
変化からカウンタ２１の出力信号１０６の変化が遅れる
のを補うために挿入されている。
、最初のクロックがクロック発娠器２２からカウンタ２
１に入力された時点で、このカウンタ２１の出力信号１
０６はローレベルとなり、以降、このカウンタ２１は、
入力１０２が、所定数前記クロックをカウントする時間
内に再び立上りを生じるとカウンタ２１の値は再セット
されるので、入力信号１０２の最後の立上りから所定数
前記クロックをカウントするまで、この出力信号１０６
はローレベルのままで、これがＯＲゲート２４を介して
出力信号１０３となって出力される。その後、カウンタ
値が所定値に達すると出力信号１０６はハイレベルとな
り、従って、出力信号１０３もハイレベルとなる。なお
、Ｄフリップフロップ２３はカウンタ２１の出力信号１
０６がローレベルとなるとクリアされ、その出力信号１
０７はハイレベルとなる。従って、本回路を用いれば、
カウンタ２１のカウント値又は、このカウンタ２１に供
給されるクロックの分周比を図示されないマイクロコン
ピュータの指定によって変化させることによって、出力
信号１０３のパルス幅ｔを広範囲且つ容易に変更するこ
とができる。また、その精度もクロック発振に水晶振動
子を用いれば水晶撮動子の精度とすることができる。な
お、Ｄフリップフロップ２３は入力信号１０２の最初の
変化からカウンタ２１の出力信号１０６の変化が遅れる
のを補うために挿入されている。
再トリガできるカウンタ２１としては、米国インテル社
の８２５３または８２５４をモード１で使用するとよい
。
の８２５３または８２５４をモード１で使用するとよい
。
［発明の効果］
以上記述した如く本発明の波形整形回路によれば、入力
信号にリンギングや高周波ノイズが乗っていても誤差や
遅れなく矩形波状に正しく波形整形することができる。
信号にリンギングや高周波ノイズが乗っていても誤差や
遅れなく矩形波状に正しく波形整形することができる。
第１図は本発明の波形整形回路の一実施例を示したブロ
ック図、第２図は第１図に示した回路の動作を説明する
波形図、第３図は第１図に示したワンショット回路の詳
細例を示したブロック図、第４図は従来の波形整形回路
の動作を説明する信号波形図である。 １・・・排他的論理和ゲート ２・・・ワンショット回路 ３・・・Ｊ−にフリップフロップ ４・・・Ｄフリップフロップ
ック図、第２図は第１図に示した回路の動作を説明する
波形図、第３図は第１図に示したワンショット回路の詳
細例を示したブロック図、第４図は従来の波形整形回路
の動作を説明する信号波形図である。 １・・・排他的論理和ゲート ２・・・ワンショット回路 ３・・・Ｊ−にフリップフロップ ４・・・Ｄフリップフロップ
Claims (2)
- （１）入力信号を矩形波に波形整形する波形整形回路に
おいて、入力信号の立ち上がり（又は立ち下がり）にて
その出力信号を所定時間立ち下げる（又は立ち上げる）
ワンショット回路と、このワンショット回路の出力信号
が立ち下がる（又は立ち上がる）とその出力信号の極性
を反転させるフリップフロップ回路とを具備したことを
特徴とする波形整形回路。 - （２）ワンショット回路は、入力信号の立ち上がり（又
は立ち下がり）にて出力信号を立ち下げる（又は立ち上
げる）と共に、別途入力されるクロックのカウントを開
始し、このカウント値が所定値に達すると前記出力信号
を立ち上げる（又は立ち下げる）カウンタ回路とを有す
ることを特徴とする請求項（１）記載の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011173A JP2825252B2 (ja) | 1989-01-20 | 1989-01-20 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011173A JP2825252B2 (ja) | 1989-01-20 | 1989-01-20 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192313A true JPH02192313A (ja) | 1990-07-30 |
| JP2825252B2 JP2825252B2 (ja) | 1998-11-18 |
Family
ID=11770666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011173A Expired - Lifetime JP2825252B2 (ja) | 1989-01-20 | 1989-01-20 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2825252B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583093A (ja) * | 1991-09-25 | 1993-04-02 | Nec Corp | 信号受信回路 |
| JP2010068270A (ja) * | 2008-09-11 | 2010-03-25 | Nec Commun Syst Ltd | ノイズ除去回路および方法 |
| JP2020043429A (ja) * | 2018-09-07 | 2020-03-19 | 株式会社東芝 | 変調器及び信号伝送システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128465A (en) * | 1974-09-04 | 1976-03-10 | Hitachi Ltd | Kauntaomochiita noizusapuresuhoshiki |
| JPS56125641U (ja) * | 1980-02-25 | 1981-09-24 |
-
1989
- 1989-01-20 JP JP1011173A patent/JP2825252B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128465A (en) * | 1974-09-04 | 1976-03-10 | Hitachi Ltd | Kauntaomochiita noizusapuresuhoshiki |
| JPS56125641U (ja) * | 1980-02-25 | 1981-09-24 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583093A (ja) * | 1991-09-25 | 1993-04-02 | Nec Corp | 信号受信回路 |
| JP2010068270A (ja) * | 2008-09-11 | 2010-03-25 | Nec Commun Syst Ltd | ノイズ除去回路および方法 |
| JP2020043429A (ja) * | 2018-09-07 | 2020-03-19 | 株式会社東芝 | 変調器及び信号伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2825252B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4198579A (en) | Input circuit for portable electronic devices | |
| US3958133A (en) | Digital noise discriminator | |
| US4068462A (en) | Frequency adjustment circuit | |
| US6064704A (en) | Digital pulse filtering circuit | |
| JP2825252B2 (ja) | 波形整形回路 | |
| US4728816A (en) | Error and calibration pulse generator | |
| JPS60180214A (ja) | 信号整形装置 | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| JPH0216058B2 (ja) | ||
| JPH04285422A (ja) | 過電圧検出回路 | |
| JPS63114303A (ja) | Ｃｒ発振器 | |
| JP2822680B2 (ja) | 信号検出回路 | |
| JP2990087B2 (ja) | デジタル信号波形の整形回路 | |
| JPH0138996Y2 (ja) | ||
| JPH04264290A (ja) | クロック回路 | |
| JPS6143274Y2 (ja) | ||
| JPS63180210A (ja) | 単発パルス発生回路 | |
| JPH0653811A (ja) | Ｉｃの入力回路 | |
| JPH031718A (ja) | ディジタル信号入力回路 | |
| JPH0362256A (ja) | サンプリング信号発生装置 | |
| JPS6144415B2 (ja) | ||
| JPH021455B2 (ja) | ||
| JPH04211814A (ja) | マイクロプロセッサ | |
| JPS643392B2 (ja) | ||
| JPH0232812B2 (ja) |