JPH0139013Y2 - - Google Patents
Info
- Publication number
- JPH0139013Y2 JPH0139013Y2 JP8481782U JP8481782U JPH0139013Y2 JP H0139013 Y2 JPH0139013 Y2 JP H0139013Y2 JP 8481782 U JP8481782 U JP 8481782U JP 8481782 U JP8481782 U JP 8481782U JP H0139013 Y2 JPH0139013 Y2 JP H0139013Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- potential
- transistor
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
本考案はテレビ・スタジオ伝送系に関し、特に
波形整形回路に関する。
波形整形回路に関する。
従来、この種の波形整形回路を第１図に示す。
第１図において、入力端子１よりトランジスタ２
のベースに映像信号が供給され、トランジスタ
２，３の共通接続されたエミツタより波形整形さ
れた、映像出力が取り出され出力端子４に送られ
る。又トランジスタ２，３のコレクタ及びエミツ
タは共通接続されコレクタ側は正電源、エミツタ
側は抵抗器５を介して負電源に接続されている。
又トランジスタ３のベースはクリツプ電圧Vcに
保たれている。この回路はトランジスタ２，３の
ベース電位のうちレベルの高い方のトランジスタ
がオンとなり出力映像信号となる回路である。こ
こで入力端子１に供給される映像入力は通常零ボ
ルトにペデスタルクランプされており、クリツプ
電圧Vc以下の同期方向のノイズが除去される。
ここでクリツプ電圧Vcは同期信号がクリツプさ
れないように同期先端電位より少し負電位側に設
定されるため同期方向のノイズは同期先端電位よ
り負側しか除去出来ず後続の増幅器VTR或いは
送信機などの動作に同期乱れなどの悪影響を及ぼ
すおそれがあつた。
第１図において、入力端子１よりトランジスタ２
のベースに映像信号が供給され、トランジスタ
２，３の共通接続されたエミツタより波形整形さ
れた、映像出力が取り出され出力端子４に送られ
る。又トランジスタ２，３のコレクタ及びエミツ
タは共通接続されコレクタ側は正電源、エミツタ
側は抵抗器５を介して負電源に接続されている。
又トランジスタ３のベースはクリツプ電圧Vcに
保たれている。この回路はトランジスタ２，３の
ベース電位のうちレベルの高い方のトランジスタ
がオンとなり出力映像信号となる回路である。こ
こで入力端子１に供給される映像入力は通常零ボ
ルトにペデスタルクランプされており、クリツプ
電圧Vc以下の同期方向のノイズが除去される。
ここでクリツプ電圧Vcは同期信号がクリツプさ
れないように同期先端電位より少し負電位側に設
定されるため同期方向のノイズは同期先端電位よ
り負側しか除去出来ず後続の増幅器VTR或いは
送信機などの動作に同期乱れなどの悪影響を及ぼ
すおそれがあつた。
本考案の目的は入力映像信号がコンポジツト信
号の場合でも同期方向のノイズをペデスタル電位
以下より完全に除去出来るようにした波形整形回
路を提供することである。
号の場合でも同期方向のノイズをペデスタル電位
以下より完全に除去出来るようにした波形整形回
路を提供することである。
本考案によれば従来の波形整形回路のクリツプ
電圧にブランキング信号を重畳し、入力映像信号
の同期信号、バーストがクリツプされないように
し同期方向のノイズをペテスタル電位以下より完
全に除去出来るようにした波形整形回路が得られ
る。
電圧にブランキング信号を重畳し、入力映像信号
の同期信号、バーストがクリツプされないように
し同期方向のノイズをペテスタル電位以下より完
全に除去出来るようにした波形整形回路が得られ
る。
次に本考案の実施例の図面を参照して本発明を
詳細に説明する。
詳細に説明する。
第２図は本考案の一実施例を示す図であり、第
１図に示した従来例に比べてブランキング信号入
力端子６具備し、これより供給されるブランキン
グ信号はクリツプ電圧Vcに重畳されている。
１図に示した従来例に比べてブランキング信号入
力端子６具備し、これより供給されるブランキン
グ信号はクリツプ電圧Vcに重畳されている。
次に本考案の動作について説明する。この回路
は入力端子１より供給される映像信号とクリツプ
電圧Vcにブランキング信号入力端子６より供給
されるブランキング信号が重畳された信号のうち
電位の高い方が出力端子４に送られ映像出力信号
となる。ここでトランジスタ３のベースに供給さ
れる信号は、BLK期間が入力端子１より供給さ
れる映像信号の同期信号先端電位より少し負電
位、映像期間がペデスタル電位より少し負電圧に
なるようにブランキング信号レベル及びクリツプ
電圧Vcを調整する。従つてBLK期間は同期信号
先端電位より負電位側が、映像期間はペデスタル
電位より負電位側がクリツプされること可能とな
るため、映像期間の周期方向のノイズはペデスタ
ル電位以下より完全に除去することが出来る。
は入力端子１より供給される映像信号とクリツプ
電圧Vcにブランキング信号入力端子６より供給
されるブランキング信号が重畳された信号のうち
電位の高い方が出力端子４に送られ映像出力信号
となる。ここでトランジスタ３のベースに供給さ
れる信号は、BLK期間が入力端子１より供給さ
れる映像信号の同期信号先端電位より少し負電
位、映像期間がペデスタル電位より少し負電圧に
なるようにブランキング信号レベル及びクリツプ
電圧Vcを調整する。従つてBLK期間は同期信号
先端電位より負電位側が、映像期間はペデスタル
電位より負電位側がクリツプされること可能とな
るため、映像期間の周期方向のノイズはペデスタ
ル電位以下より完全に除去することが出来る。
次に本考案の効果を説明する。第３図ａは映像
期間に同期方向のノイズを含んだSYNC，
BURSTがついた映像信号であり、ｂはクリツプ
電圧Vcである。いま、第１図の入力端子１に第
３図ａの信号、トランジスタ３のベースに第３図
ｂの信号を供給する。この時の出力端子４の出力
信号は第３図ｃのようになり映像期間の同期方向
のノイズは同期信号先端レベルより負側しか除去
出来なかつた。これに対し第３図ｄのようなクリ
ツプ電圧Vcにブランキング信号を重畳した信号
が第２図のトランジスタ３のベース側に供給され
た場合、この時の出力端子４の出力信号は第３図
ｅのようになり映像期間の同期方向のノイズはペ
デスタル電位以下より完全に除去され、後段に接
続される増幅器、VTR或いは送信機などの動作
に同期乱れなどの悪影響を防ぐことが出来る。
期間に同期方向のノイズを含んだSYNC，
BURSTがついた映像信号であり、ｂはクリツプ
電圧Vcである。いま、第１図の入力端子１に第
３図ａの信号、トランジスタ３のベースに第３図
ｂの信号を供給する。この時の出力端子４の出力
信号は第３図ｃのようになり映像期間の同期方向
のノイズは同期信号先端レベルより負側しか除去
出来なかつた。これに対し第３図ｄのようなクリ
ツプ電圧Vcにブランキング信号を重畳した信号
が第２図のトランジスタ３のベース側に供給され
た場合、この時の出力端子４の出力信号は第３図
ｅのようになり映像期間の同期方向のノイズはペ
デスタル電位以下より完全に除去され、後段に接
続される増幅器、VTR或いは送信機などの動作
に同期乱れなどの悪影響を防ぐことが出来る。
本考案は以上説明したようにクリツプ電圧にブ
ランキング信号を重畳することにより同期方向の
ノイズを完全に除去することが可能な波形整形回
路が得られる。
ランキング信号を重畳することにより同期方向の
ノイズを完全に除去することが可能な波形整形回
路が得られる。
第１図は従来の波形整形回路の回路図、第２図
は本考案の一実施例を示した回路図、第３図ａ，
ｂ，ｃ，ｄ，ｅは本考案の効果を説明するための
図である。 図において、１……入力端子、２，３……トラ
ンジスタ、４……出力端子、５……抵抗器、６…
…ブランキング信号入力端子。
は本考案の一実施例を示した回路図、第３図ａ，
ｂ，ｃ，ｄ，ｅは本考案の効果を説明するための
図である。 図において、１……入力端子、２，３……トラ
ンジスタ、４……出力端子、５……抵抗器、６…
…ブランキング信号入力端子。
Claims (1)
- １対のトランジスタのエミツタどうしを接続し
エミツタ側を共通インピーダンス素子でドライブ
することにより、前記トランジスタの１方のベー
スに入力される映像信号を、前記トランジスタの
他方のベースに入力される電圧によりクリツプさ
れた信号を前記トランジスタの共通エミツタより
取り出す波形整形回路において、前記波形整形回
路のクリツプ電圧にブランキング信号を重畳した
ことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8481782U JPS58186632U (ja) | 1982-06-08 | 1982-06-08 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8481782U JPS58186632U (ja) | 1982-06-08 | 1982-06-08 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186632U JPS58186632U (ja) | 1983-12-12 |
| JPH0139013Y2 true JPH0139013Y2 (ja) | 1989-11-21 |
Family
ID=30093739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8481782U Granted JPS58186632U (ja) | 1982-06-08 | 1982-06-08 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186632U (ja) |
-
1982
- 1982-06-08 JP JP8481782U patent/JPS58186632U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186632U (ja) | 1983-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6258186B2 (ja) | ||
| JPS6342595Y2 (ja) | ||
| EP0298488A1 (en) | Video signal processing circuit for VTR signal | |
| US4038687A (en) | Video blanking circuit | |
| JPH0139012Y2 (ja) | ||
| JPS6313581B2 (ja) | ||
| GB1267979A (en) | Synchronizing separator circuits | |
| JPH07121093B2 (ja) | 映像出力回路 | |
| JPS59132284A (ja) | クランプ回路を用いたビデオ信号処理回路 | |
| JPS5811369U (ja) | テレビジヨン受像機の自動黒レベル補正回路 | |
| JPH048700Y2 (ja) | ||
| GB1269086A (en) | Blanking and black-level control-arrangement for video signals | |
| JPH0528848Y2 (ja) | ||
| JPS5828794B2 (ja) | 色相制御信号発生回路 | |
| JPH0359772U (ja) | ||
| JPS5920776U (ja) | カラ−テレビジヨン受像機用パルス入出力共用回路 | |
| JPS5848173U (ja) | テレビジョン受像機 | |
| JPS60124167U (ja) | 映像信号処理回路 | |
| JPS5885854U (ja) | ブランキング回路 | |
| JPS63107376A (ja) | ビデオフエ−ダ装置 | |
| JPH0235507B2 (ja) | ||
| JPS58169782U (ja) | カラ−テレビジヨン受像機の自動映像制御回路 | |
| JPS6028476B2 (ja) | 色信号処理回路 | |
| JPS5918903B2 (ja) | ブランキング回路 | |
| JPS6331669U (ja) |