JPH0139210B2 - - Google Patents

Info

Publication number
JPH0139210B2
JPH0139210B2 JP57004265A JP426582A JPH0139210B2 JP H0139210 B2 JPH0139210 B2 JP H0139210B2 JP 57004265 A JP57004265 A JP 57004265A JP 426582 A JP426582 A JP 426582A JP H0139210 B2 JPH0139210 B2 JP H0139210B2
Authority
JP
Japan
Prior art keywords
etching
water
acid
bromine
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57004265A
Other languages
Japanese (ja)
Other versions
JPS58122734A (en
Inventor
Tadashi Saito
Osamu Mikami
Hiroshi Nakagome
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57004265A priority Critical patent/JPS58122734A/en
Publication of JPS58122734A publication Critical patent/JPS58122734A/en
Publication of JPH0139210B2 publication Critical patent/JPH0139210B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • H10P50/646Chemical etching of Group III-V materials

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、−族化合物半導体基板乃至層上
にエツチング用マスクを形成する第1の工程と、
上記−族化合物半導体基板乃至層に対し、上
記エツチング用マスクをマスクとしたエツチング
処理を施す第2の工程とを有する半導体装置の製
法の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention comprises a first step of forming an etching mask on a - group compound semiconductor substrate or layer;
The present invention relates to an improvement in a method for manufacturing a semiconductor device, comprising a second step of etching the - group compound semiconductor substrate or layer using the etching mask as a mask.

このような半導体装置の製法として、従来、
−族化合物半導体基板乃至層が、例えばInP、
GaxIn1-x、As1-yPy(但し0≦x≦1、0≦y≦
1)でなり、またエツチング用マスクが、SiO2
またはSi3N4でなるものとして、エツチング処理
を、ブロムメタノールでなるエツチング液、塩酸
系のエツチング液または王水系のエツチング液を
用いて行うことが提案されている。
Conventionally, as a manufacturing method for such a semiconductor device,
- group compound semiconductor substrate or layer, for example, InP,
Ga x In 1-x , As 1-y P y (0≦x≦1, 0≦y≦
1), and the etching mask is SiO 2
Alternatively, for Si 3 N 4 , it has been proposed that the etching treatment be carried out using an etching solution made of bromomethanol, a hydrochloric acid-based etching solution, or an aqua regia-based etching solution.

しかしながら、このような従来の半導体装置の
製法の場合、エツチング処理に用いるエツチング
液が、AZフオトレジスト(シツプレー社製)を
侵すので、エツチング処理を、エツチング用マス
クとして、AZフオトレジストでなるエツチング
用マスクを用いて行う、ということができなかつ
た。
However, in such conventional manufacturing methods for semiconductor devices, the etching solution used in the etching process corrodes the AZ photoresist (manufactured by Shippray), so the etching process is performed using an etching mask made of AZ photoresist as an etching mask. It was not possible to do so using a mask.

このため、−族化合物半導体基板乃至層上
に、エツチング用マスクを、容易に且つ微細に形
成し得ない、という欠点を有していた。
For this reason, there is a drawback in that an etching mask cannot be easily and minutely formed on a - group compound semiconductor substrate or layer.

その理由は、次のとおりである。 The reason is as follows.

すなわち、もし、エツチング用マスクがAZフ
オトレジストでなるエツチング用マスクであると
すれば、−族化合物半導体基板乃至層上に、
AZフオトレジストでなる層を形成し、その層に
対する露光・現像処理を施す、ということだけ
で、エツチング用マスクを形成することができ、
しかも、そのエツチング用マスクがAZフオトレ
ジスト層から形成されるので、そのエツチング用
マスクを微細に形成し得る。
That is, if the etching mask is an etching mask made of AZ photoresist, on the - group compound semiconductor substrate or layer,
An etching mask can be formed simply by forming a layer of AZ photoresist and then exposing and developing that layer.
Moreover, since the etching mask is formed from the AZ photoresist layer, the etching mask can be formed finely.

しかしながら、エツチング用マスクがSiO2
たはSi3N4でなるエツチング用マスクであるとす
れば、−族化合物半導体基板乃至層上に
SiO2またはSi3N4でなる層を形成し、その層上に
フオトレジスト層を形成し、これに対する露光・
現像処理を施してフオトレジストでなるマスク層
を得、次でそのフオトレジスト層をマスクとして
SiO2またはSi3N4でなる層に対するエツチング処
理を施し、その後フオトレジストでなるマスク層
を除去する、ということによつてしか、エツチン
グ用マスクが得られないからである。
However, if the etching mask is an etching mask made of SiO 2 or Si 3 N 4 , the
A layer made of SiO 2 or Si 3 N 4 is formed, a photoresist layer is formed on the layer, and exposure and
A mask layer made of photoresist is obtained by developing, and then the photoresist layer is used as a mask.
This is because an etching mask can only be obtained by etching a layer made of SiO 2 or Si 3 N 4 and then removing the mask layer made of photoresist.

よつて、本発明は、上述した欠点のない、新規
な半導体装置の製法を提案せんとするもので、以
下、詳述するところから明らかとなるであろう。
Therefore, the present invention proposes a novel method for manufacturing a semiconductor device free from the above-mentioned drawbacks, which will become clear from the detailed description below.

本発明者などは、種々の実験の結果、次のこと
を確認した。
The present inventors confirmed the following as a result of various experiments.

すなわち、臭素と酸と水との混合液は、−
族化合物半導体結晶、就中InP結晶、GaxIn1−
xAsyPy結晶など(以下、簡単のため、−族
化合物半導体結晶がInP結晶であるとして述べ
る)を比較的に速い速度で容易に侵すが、SiO2
Si3N4、AZフオトレジストなど(以下、簡単の
ため、それらがAZフオトレジストであるとして
述べる)を実質的に浸さない。
That is, a mixture of bromine, acid, and water is -
Group compound semiconductor crystals, especially InP crystals, GaxIn1−
Although it easily attacks xAsyPy crystals (hereinafter, for the sake of simplicity, it is assumed that - group compound semiconductor crystals are InP crystals) at a relatively high rate, SiO 2 ,
Si 3 N 4 , AZ photoresist, etc. (hereinafter, for simplicity, they will be described as AZ photoresist) are not substantially immersed.

その理由は、次のように推定される。 The reason is presumed to be as follows.

すなわち、臭素水は、 2H2O+2Br24HBr+20 ……(1) で表わされる機構で、平衡状態が得られている
が、このような平衡状態が得られている臭素水
を、InP結晶に作用させれば、そのInP結晶が、 2InP+80→In2O3+P2O5 ……(2) で表わされる機構で酸化される。
In other words, bromine water achieves an equilibrium state using the mechanism expressed as 2H 2 O + 2Br 2 4HBr + 20...(1).If bromine water, which has achieved such an equilibrium state, acts on an InP crystal, Then, the InP crystal is oxidized by the mechanism expressed as 2InP+80→In 2 O 3 +P 2 O 5 (2).

また、このような酸化によつて得られるInの酸
化物(In2O3)及びPの酸化物(P2O5)は、塩酸
(HCl)、燐酸(H3PO4)などの酸と、水とでなる
混合液に、酸が塩酸である場合において、 In2O3+6HCl→2InCl3+3H2O ……(3a) P2O5+3H2O→2H3PO4 ……(3b) で表わされる機構及び(3a)式のInCl3が水に溶
解する機構で容易に溶解されるように、酸と水と
でなる混合液に容易に溶解される。
In addition, In oxide (In 2 O 3 ) and P oxide (P 2 O 5 ) obtained by such oxidation can be oxidized with acids such as hydrochloric acid (HCl) and phosphoric acid (H 3 PO 4 ). , and water, when the acid is hydrochloric acid, In 2 O 3 +6HCl→2InCl 3 +3H 2 O ……(3a) P 2 O 5 +3H 2 O→2H 3 PO 4 ……(3b) InCl 3 of the formula (3a) is easily dissolved in a mixed solution of acid and water, just as InCl 3 of formula (3a) is easily dissolved in water.

従つて、InP結晶は、臭素と酸と水との混合液
に、酸が塩酸である場合において、 InP+3HCl+4Br2+4H2O →InCl3+H3PO4+8HBr ……(4) で表わされる機構で容易に溶解されるように、容
易に溶解される。
Therefore, InP crystals can be easily formed in a mixture of bromine, acid, and water using the mechanism expressed as InP + 3HCl + 4Br 2 + 4H 2 O → InCl 3 + H 3 PO 4 + 8HBr (4) when the acid is hydrochloric acid. It is easily dissolved, as it is dissolved in.

また、本発明者などは、次のことも、確認し
た。
The present inventors also confirmed the following.

すなわち、InP結晶に対するエツチング処理
を、そのエツチング液として、臭素と酸と水との
混合液を用いて行なえば、InP結晶が反応律速に
従つて容易にエツチングされる。このことは、混
合液が、飽和臭素水と燐酸と水とが2:1:15の
容量比で混合されている22℃の液である場合にお
いて、その混合液を撹拌しながらInP結晶に対す
るエツチング処理を行つた場合と、撹拌せずにエ
ツチング処理を行つた場合とでの、エツチング時
間T(秒)に対するInP結晶のエツチングの深さ
D(μm)の関係を測定したところ、第1図に示
す結果が得られたことからも明らかである。な
お、第1図には、GaxIn1-xAs1-yPyに対する同様
のエツチング処理を行つた場合の、同様の測定結
果も示している。
That is, if the etching treatment for the InP crystal is performed using a mixed solution of bromine, acid, and water as the etching solution, the InP crystal can be easily etched according to the reaction rate. This means that when the mixed solution is a 22°C liquid containing saturated bromine water, phosphoric acid, and water mixed in a volume ratio of 2:1:15, etching of InP crystals while stirring the mixed solution is possible. When we measured the relationship between the etching depth D (μm) of the InP crystal and the etching time T (seconds) when the etching process was performed and when the etching process was performed without stirring, the results are shown in Figure 1. This is clear from the results shown below. Note that FIG. 1 also shows similar measurement results when the same etching process was performed on Ga x In 1-x As 1-y P y .

さらに、本発明者などは、次のことも確認し
た。
Furthermore, the present inventors also confirmed the following.

すなわち、InP結晶に対するエツチング処理
を、そのエツチング液として臭素と酸と水との混
合液を用いて行なえば、InP結晶が、臭素及び水
に対する比較的大きな酸の容量割合の範囲におい
て、比較的速い速度で、容易にエツチングされ
る。このことは、混合液が、飽和臭素水と燐酸と
水とが2:n:15(ただし、nは任意の数)の容
量比で混合されている22℃の液、及び飽和臭素水
と塩酸と水とが同様に2:n:15の容量比で混合
されている22℃の液である場合において、nの値
に対するエツチング速度V(μm/分)の関係を
測定したところ、第2図に示す結果が得られたこ
とからも明らかである。
In other words, if an InP crystal is etched using a mixed solution of bromine, acid, and water as the etching solution, the InP crystal can be etched relatively quickly within a range of a relatively large volume ratio of acid to bromine and water. Etched quickly and easily. This means that the mixed solution is a mixture of saturated bromine water, phosphoric acid, and water at a volume ratio of 2:n:15 (where n is an arbitrary number) at 22°C, and a saturated bromine water and hydrochloric acid solution. When the relationship between the etching speed V (μm/min) and the value of n was measured in the case of a solution at 22°C in which 2:n:15 and water were similarly mixed at a volume ratio of 2:n:15, the relationship between the etching rate V (μm/min) and the value shown in Figure 2 was obtained. This is clear from the results shown below.

しかしながら、AZフオトレジストに対する同
様のエツチング処理を行つても、AZフオトレジ
ストは実質的にエツチングされない。
However, even if a similar etching process is performed on the AZ photoresist, the AZ photoresist is not substantially etched.

また、本発明者などは、次のことも、確認し
た。
The present inventors also confirmed the following.

すなわち、InP結晶に対するエツチング処理
を、エツチング液として、臭素と酸と水との混合
液を用いて行なえば、InP結晶が、水に対する比
較的大きな臭素及び酸の容量範囲において、比較
的速い速度で、容易にエツチングされる。このこ
とは、混合液が、飽和臭素水と燐酸と水とが2:
1:m(但しmは任意の数)の容量比で混合され
ている22℃の液である場合において、mの値に対
するエツチング速度Vの関係を測定したところ、
第3図に示す結果が得られたことからも明らかで
ある。
In other words, if the etching process for InP crystals is performed using a mixed solution of bromine, acid, and water as the etching solution, the InP crystals will be etched at a relatively high rate within a relatively large volume range of bromine and acid relative to water. , easily etched. This means that the mixed solution contains saturated bromine water, phosphoric acid, and water in 2 parts.
When the relationship between the etching rate V and the value of m was measured in the case of 22°C liquids mixed at a volume ratio of 1:m (where m is an arbitrary number),
This is clear from the results shown in FIG. 3.

しかしながら、AZフオトレジストに対する同
様のエツチング処理を行つても、AZフオトレジ
ストは実質的にエツチングされない。
However, even if a similar etching process is performed on the AZ photoresist, the AZ photoresist is not substantially etched.

さらに、本発明者などは、InP結晶でなる基板
に対するAZフオトレジストでなるエツチング用
マスクを用いた選択的エツチング処理を、そのエ
ツチング液として臭素と酸と水との混合液を用い
て行つた。
Furthermore, the present inventors performed selective etching on a substrate made of InP crystal using an etching mask made of AZ photoresist, using a mixed solution of bromine, acid, and water as the etching solution.

しかるときは、その混合液が、飽和臭素水と燐
酸と水とが2:1:15の容量比で混合されている
22℃の液である場合において、InP結晶でなる基
板1が、第4図及び第5図で、符号2で示すよう
に、容易に異方性エツチングされた。
In such cases, the mixed solution is a mixture of saturated bromine water, phosphoric acid, and water in a volume ratio of 2:1:15.
In the case of the solution at 22° C., the substrate 1 made of InP crystal was easily anisotropically etched as shown by the reference numeral 2 in FIGS. 4 and 5.

なお、第4図は、InP結晶でなる基板の主面が
InP結晶の(100)面でなり、また、AZフオトレ
ジストでなるエツチング用マスクがInP結晶でな
る基板の主面上にInP結晶の〔110〕軸方向に延
長している格子パターンを有する場合の、エツチ
ング処理の結果を示している。なお、第4図にお
いて、紙面と平行な方向が、InP結晶の〔110〕
軸方向である。
In addition, Figure 4 shows that the main surface of the substrate made of InP crystal is
When the etching mask is made of the (100) plane of InP crystal and the etching mask is made of AZ photoresist, it has a lattice pattern extending in the [110] axis direction of the InP crystal on the main surface of the substrate made of InP crystal. , shows the results of the etching process. In Fig. 4, the direction parallel to the paper surface is the [110] direction of the InP crystal.
It is axial.

また、第5図は、InP結晶でなる基板の主面が
InP結晶の(001)面でなる場合の、同様の結果
を示している。なお、第5図において紙面と垂直
方向が、〔110〕軸方向である。
Figure 5 also shows that the main surface of the substrate made of InP crystal is
Similar results are shown for the (001) plane of an InP crystal. Note that in FIG. 5, the direction perpendicular to the paper surface is the [110] axis direction.

上述したところから、本発明者などは、(A)
−族化合物半導体基板乃至層上にエツチング用
マスクを形成する第1の工程と、上記−族
化合物半導体基板乃至層に対し、上記エツチング
用マスクをマスクとするエツチング処理を施す第
2の工程とを有する半導体装置の製法において、
(B)上記第2の工程における上記エツチング処理
を、臭素と塩酸または燐酸でなるのを可とする酸
と水との混合液でなるエツチング液を用いて行
う、という本発明を提案するに到つた。
Based on the above, the inventors and others (A)
A first step of forming an etching mask on the - group compound semiconductor substrate or layer, and a second step of performing an etching process on the - group compound semiconductor substrate or layer using the etching mask as a mask. In a method for manufacturing a semiconductor device having
(B) We have proposed the present invention, in which the etching treatment in the second step is performed using an etching solution consisting of a mixture of bromine and an acid, which may be composed of hydrochloric acid or phosphoric acid, and water. Ivy.

以上で、本発明による半導体装置の製法が明ら
かとなつた このような本発明による半導体装置の製法によ
れば、上述したところから明らかであるので、詳
細説明は省略するが、エツチング液が臭素と酸と
水との混合液であるので、−族化合物半導体
基板乃至層上にエツチング用マスクを容易に且つ
微細に形成し得る、という大なる特徴を有する。
From the above, the method for manufacturing a semiconductor device according to the present invention has been clarified.According to the method for manufacturing a semiconductor device according to the present invention, as is clear from the above, detailed explanation will be omitted, but the etching solution is bromine and bromine. Since it is a mixed solution of acid and water, it has the great feature that an etching mask can be easily and minutely formed on a - group compound semiconductor substrate or layer.

このことは、エツチング用マスクをAZフオト
レジストでなるものとし得るので、このようにす
る場合、なおさらである。
This is even more so in this case since the etching mask can be made of AZ photoresist.

また、本発明による半導体装置の製法は、−
族化合物半導体基板乃至層が光半導体装置を構
成するのに好適なInP結晶またはGaxIn1-xAs1-y
Py結晶でなる場合、従つて光半導体装置を製造
する場合に適用して好適である、などの特徴を有
する。
Further, the method for manufacturing a semiconductor device according to the present invention includes -
InP crystal or Ga x In 1-x As 1-y compound semiconductor substrate or layer suitable for forming an optical semiconductor device
When it is made of Py crystal, it has the characteristics that it is suitable for use in manufacturing optical semiconductor devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による半導体装置の説明に供
する、臭素と酸と水との混合液を用いて半導体結
晶に対しエツチング処理を施した場合の、エツチ
ング時間T(秒)に対するエツチング深さD(μ
m)の関係を示す図である。第2図は、同様の、
臭素と酸と水との混合液を用いて半導体結晶に対
しエツチング処理を施した場合の、臭素及び水に
対する酸の割合に対するエツチング速度Vの関係
を示す図である。第3図は、同様の、臭素と酸と
水との混合液を用いて半導体結晶に対しエツチン
グ処理を施した場合の、臭素及び酸に対する水の
割合に対するエツチング速度Vの関係を示す図で
ある。第4図及び第5図は、−族化合物半導
体基板に対するエツチング用マスクを用いたエツ
チング処理を、エツチング液として臭素と酸と水
との混合液を用いて行つて後の、−族化合物
半導体基板の、略線的断面図である。 1……−族化合物半導体基板、2……エツ
チングされた部。
FIG. 1 shows the etching depth D versus the etching time T (seconds) when a semiconductor crystal is etched using a mixed solution of bromine, acid, and water to explain a semiconductor device according to the present invention. (μ
It is a figure showing the relationship of (m). Figure 2 shows a similar
FIG. 3 is a diagram showing the relationship between the etching rate V and the ratio of acid to bromine and water when a semiconductor crystal is etched using a mixed solution of bromine, acid, and water. FIG. 3 is a diagram showing the relationship between the etching rate V and the ratio of water to bromine and acid when a semiconductor crystal is etched using a similar mixed solution of bromine, acid, and water. . Figures 4 and 5 show a - group compound semiconductor substrate after an etching process using an etching mask is performed on the - group compound semiconductor substrate using a mixed solution of bromine, acid, and water as an etching solution. FIG. 1... - group compound semiconductor substrate, 2... etched portion.

Claims (1)

【特許請求の範囲】 1 −族化合物半導体基板乃至層上にエツチ
ング用マスクを形成する第1の工程と、 上記−族化合物半導体基板乃至層に対し、
上記エツチング用マスクをマスクとしたエツチン
グ処理を施す第2の工程とを有する半導体装置の
製法において、 上記第2の工程における上記エツチング処理
を、臭素と酸と水との混合液でなるエツチング液
を用いて行うことを特徴とする半導体装置の製
法。 2 特許請求の範囲第1項記載の半導体装置の製
法において、 上記エツチング液としての混合液を構成してい
る酸が、塩酸でなることを特徴とする半導体装置
の製法。 3 特許請求の範囲第1項記載の半導体装置の製
法において、 上記エツチング液としての混合液を構成してい
る酸が、燐酸でなることを特徴とする半導体装置
の製法。
[Claims] 1. A first step of forming an etching mask on the - group compound semiconductor substrate or layer;
a second step of performing an etching process using the etching mask as a mask; A method for manufacturing a semiconductor device characterized by using the method. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the acid constituting the mixed solution as the etching solution is hydrochloric acid. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the acid constituting the mixed solution as the etching solution is phosphoric acid.
JP57004265A 1982-01-14 1982-01-14 Preparation of semiconductor device Granted JPS58122734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57004265A JPS58122734A (en) 1982-01-14 1982-01-14 Preparation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004265A JPS58122734A (en) 1982-01-14 1982-01-14 Preparation of semiconductor device

Publications (2)

Publication Number Publication Date
JPS58122734A JPS58122734A (en) 1983-07-21
JPH0139210B2 true JPH0139210B2 (en) 1989-08-18

Family

ID=11579704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004265A Granted JPS58122734A (en) 1982-01-14 1982-01-14 Preparation of semiconductor device

Country Status (1)

Country Link
JP (1) JPS58122734A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4994546B2 (en) * 2000-09-18 2012-08-08 株式会社デンソー Cooling device for liquid-cooled internal combustion engine

Also Published As

Publication number Publication date
JPS58122734A (en) 1983-07-21

Similar Documents

Publication Publication Date Title
US5320709A (en) Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
US6287962B1 (en) Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
JP3217556B2 (en) Integrated circuit fabrication method including selective etching of silicon and silicon compounds
US5472562A (en) Method of etching silicon nitride
GB2081159A (en) Method of manufacturing a semiconductor device
US4911783A (en) Process for etching recesses in a silicon substrate
US4929301A (en) Anisotropic etching method and etchant
JP2981822B2 (en) Selective etching method
JPH0139210B2 (en)
US3405017A (en) Use of organosilicon subbing layer in photoresist method for obtaining fine patterns for microcircuitry
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
US3860423A (en) Etching solution for silver
JPS61271839A (en) Pattern formation method
JPH052981B2 (en)
US6174746B1 (en) Method of producing optical waveguides
JPS61242027A (en) Molding of surface lattice with specified lattice constant on surface of crystal substrate
KR100205439B1 (en) Silicon wet etching method
JPS6317773B2 (en)
US3598669A (en) Method of rapidly etching silicon nitride in manufacture of semiconductor devices
JP3112495B2 (en) Silicon etching method
JPS6366414B2 (en)
JPS63258020A (en) Formation of element isolation pattern
KR100196523B1 (en) Method of manufacturing semiconductor device
JPS60128635A (en) Forming process of element isolation region
JPH0541372A (en) Wet etching of silicon oxide film