JPH0140285Y2 - - Google Patents
Info
- Publication number
- JPH0140285Y2 JPH0140285Y2 JP4577782U JP4577782U JPH0140285Y2 JP H0140285 Y2 JPH0140285 Y2 JP H0140285Y2 JP 4577782 U JP4577782 U JP 4577782U JP 4577782 U JP4577782 U JP 4577782U JP H0140285 Y2 JPH0140285 Y2 JP H0140285Y2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- electric circuit
- capacitor
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000006378 damage Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 244000145845 chattering Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案は、着脱式の電気回路パネル、即ち電気
部品が実装されているパネルを、電源を加えたま
まで抜き差しする必要のある電気回路パネルに関
する。
部品が実装されているパネルを、電源を加えたま
まで抜き差しする必要のある電気回路パネルに関
する。
(b) 技術の背景
電子機器においてパネルの保守点検などを行な
う際、装置全体の電源を切断することができない
場合は、電源が加わつた状態でパネルを装置から
抜き差しするケースが多い。このように電源を加
わえたままで抜き差しするパネルは、第１図のよ
うに、複数種類の電源を必要とする場合は、アー
スは共用されるのが普通である。即ちコイルL1
とコンデンサC1（回路の容量成分も含む）から構
成される電源フイルタF1およびインピーダンス
成分R1を含む回路のアース端子GNDと、電源フ
イルタF2、およびインピーダンス成分R2を含む
回路のアース端子GNDとは、共通になつている。
なおR1，R2は、それぞれの回路における搭載部
品や配線導体などのインピーダンス成分を代表し
て等価的に表したものである。R3は両方の回路
に接続されるインピーダンス成分で、例えば電圧
レベル変換部などのインピーダンスである。
う際、装置全体の電源を切断することができない
場合は、電源が加わつた状態でパネルを装置から
抜き差しするケースが多い。このように電源を加
わえたままで抜き差しするパネルは、第１図のよ
うに、複数種類の電源を必要とする場合は、アー
スは共用されるのが普通である。即ちコイルL1
とコンデンサC1（回路の容量成分も含む）から構
成される電源フイルタF1およびインピーダンス
成分R1を含む回路のアース端子GNDと、電源フ
イルタF2、およびインピーダンス成分R2を含む
回路のアース端子GNDとは、共通になつている。
なおR1，R2は、それぞれの回路における搭載部
品や配線導体などのインピーダンス成分を代表し
て等価的に表したものである。R3は両方の回路
に接続されるインピーダンス成分で、例えば電圧
レベル変換部などのインピーダンスである。
そしてこの回路は、VCC，GNDおよびVEで示
される端子部から装置本体に対し着脱できるよう
に、パネルに搭載されている。いまこの回路にお
いて、電源が加わつておれば、コンデンサC1に
VCC（Ｖ）、コンデンサC2にはVE（Ｖ）（本例では負
極性）の電圧がかかる。この回路を含むパネルが
装置から引き抜かれたときは、端子VCC，GND，
VEが装置から外れるので、コンデンサC1，C2に
蓄積されている電荷が移動し、VCC＋VE（Ｖ）の
電圧がコンデンサC1，C2の容量に逆比例して、
各々のコンデンサC1，C2に加わる。コンデンサ
C1，C2の容量をそれぞれC1，C2μFとすると、コ
ンデンサC1の両端に加わる電圧圧VCC′は、 （VCC＋VE）C2／C1＋C2（Ｖ） コンデンサC2の両端に加わる電圧Ve′は、 （VCC＋VE）C1／C1＋C2（Ｖ） となり、各々の供給電源電圧VCC，VEに対して異
なる電圧となる。
される端子部から装置本体に対し着脱できるよう
に、パネルに搭載されている。いまこの回路にお
いて、電源が加わつておれば、コンデンサC1に
VCC（Ｖ）、コンデンサC2にはVE（Ｖ）（本例では負
極性）の電圧がかかる。この回路を含むパネルが
装置から引き抜かれたときは、端子VCC，GND，
VEが装置から外れるので、コンデンサC1，C2に
蓄積されている電荷が移動し、VCC＋VE（Ｖ）の
電圧がコンデンサC1，C2の容量に逆比例して、
各々のコンデンサC1，C2に加わる。コンデンサ
C1，C2の容量をそれぞれC1，C2μFとすると、コ
ンデンサC1の両端に加わる電圧圧VCC′は、 （VCC＋VE）C2／C1＋C2（Ｖ） コンデンサC2の両端に加わる電圧Ve′は、 （VCC＋VE）C1／C1＋C2（Ｖ） となり、各々の供給電源電圧VCC，VEに対して異
なる電圧となる。
この電圧がVCC＜VCC′のときに、VCCの電源系
の電気部品の最大定格をVCC(H)とすると、VCC＜
VCC(H)＜VCC′になつた際、電気部品の劣化、破壊
が発生する。また同様の理由で、VE＜Ve′のとき
もVEの電源系の電気部品の劣化、破壊が生じる
ことがある。
の電気部品の最大定格をVCC(H)とすると、VCC＜
VCC(H)＜VCC′になつた際、電気部品の劣化、破壊
が発生する。また同様の理由で、VE＜Ve′のとき
もVEの電源系の電気部品の劣化、破壊が生じる
ことがある。
例えば、VCC＝5V、VE＝−21V、C1＝10μF、
C2＝100μFで、VCC電源の実装部品が5VのTTL
ICとすると、上記式より VCC′＝（５＋21）100／1000＋10＝23.6V となり、VCC電源系に実装されているTTL ICの
最大定格の7Vを越えるので、ICが劣化あるいは
破壊する。
C2＝100μFで、VCC電源の実装部品が5VのTTL
ICとすると、上記式より VCC′＝（５＋21）100／1000＋10＝23.6V となり、VCC電源系に実装されているTTL ICの
最大定格の7Vを越えるので、ICが劣化あるいは
破壊する。
パネルを装置から引き抜くときだけでなく、パ
ネルに装着するときにも、短い時間でみると、実
際には端子が接触したり離間したりしていわゆる
チヤタリングを発生し、電源のオン・オフを高速
で繰り返しながらパネルの端子が装置側と結合さ
れる。そのため、前記のようなパネル搭載部品の
劣化・破壊はパネルの装着時も発生し、特にパネ
ルの装置からの離脱時や装置への装着時のチヤタ
リングによつて、部品を劣化・破壊する頻度が一
層増え、パネル搭載部品の寿命低下を来す。
ネルに装着するときにも、短い時間でみると、実
際には端子が接触したり離間したりしていわゆる
チヤタリングを発生し、電源のオン・オフを高速
で繰り返しながらパネルの端子が装置側と結合さ
れる。そのため、前記のようなパネル搭載部品の
劣化・破壊はパネルの装着時も発生し、特にパネ
ルの装置からの離脱時や装置への装着時のチヤタ
リングによつて、部品を劣化・破壊する頻度が一
層増え、パネル搭載部品の寿命低下を来す。
(c) 従来技術とその問題点
このようなパネル搭載部品の劣化・破壊を防止
するために、従来の方式としては、(1)パネルに電
源フイルタを実装しない方式、(2)複数電源を使用
する回路は、各々の電源ごとにパネルを分離して
構成する方式、(3)各電源系の電源フイルタ部のコ
ンデンサ容量を電源電圧に反比例するように定数
を決定する方式などがある。ところが(1)の方式
は、入力電源の雑音が入るため、回路が誤動作す
る可能性がある。電圧のレベル変換を要する回路
のように、電気回路を電源系ごとに必ずしも分離
できないこともあるので、このような場合は(2)の
方式は適用できない。(3)の方式は、各電源で要求
されている電源フイルタの時定数が、電源電圧に
反比例しない場合は、各々の所要電源フイルタ時
定数が設定値と異なる欠点がある。
するために、従来の方式としては、(1)パネルに電
源フイルタを実装しない方式、(2)複数電源を使用
する回路は、各々の電源ごとにパネルを分離して
構成する方式、(3)各電源系の電源フイルタ部のコ
ンデンサ容量を電源電圧に反比例するように定数
を決定する方式などがある。ところが(1)の方式
は、入力電源の雑音が入るため、回路が誤動作す
る可能性がある。電圧のレベル変換を要する回路
のように、電気回路を電源系ごとに必ずしも分離
できないこともあるので、このような場合は(2)の
方式は適用できない。(3)の方式は、各電源で要求
されている電源フイルタの時定数が、電源電圧に
反比例しない場合は、各々の所要電源フイルタ時
定数が設定値と異なる欠点がある。
従つて第１図のように、パネル側に電源フイル
タを実装し、アース端子を共通にせざるをえない
のが実情である。その結果前記のように、搭載部
品の劣化・破壊を来す問題が避けられない。
タを実装し、アース端子を共通にせざるをえない
のが実情である。その結果前記のように、搭載部
品の劣化・破壊を来す問題が避けられない。
(d) 考案の目的
本考案は、従来の方式におけるこのような問題
を解消し、電気的動作特性を満足するために、各
電源系とも電源フイルタを持たせ、且つ電気回路
設計上の制約をなくし実装効率の良い電気部品実
装パネルの電気回路方式を実現するものであり、
特にパネルの抜き差し時に各電源のコンデンサに
残留する電荷による電圧が各電源系の電気部品の
最大定格を越えて搭載部品を劣化・破壊すること
の無いようにすることを目的とする。
を解消し、電気的動作特性を満足するために、各
電源系とも電源フイルタを持たせ、且つ電気回路
設計上の制約をなくし実装効率の良い電気部品実
装パネルの電気回路方式を実現するものであり、
特にパネルの抜き差し時に各電源のコンデンサに
残留する電荷による電圧が各電源系の電気部品の
最大定格を越えて搭載部品を劣化・破壊すること
の無いようにすることを目的とする。
(e) 考案の構成
この目的を達成するために本考案は、複数の電
源を有する本体装置と分離可能で、前記複数の電
源に対応した電気回路系ごとに少なくともコンデ
ンサを有するフイルタが設けてある着脱式電気回
路パネルに於いて、該着脱式電気回路パネルのア
ースを、各々の電気回路系ごとに分離独立させ、
本体装置と着脱式電気回路パネルを接続する端子
部に、前記分離独立したそれぞれのアースの接続
端子を設け、本体装置に装着したときに前記アー
スの接続端子が接地されるような構成を採つてい
る。
源を有する本体装置と分離可能で、前記複数の電
源に対応した電気回路系ごとに少なくともコンデ
ンサを有するフイルタが設けてある着脱式電気回
路パネルに於いて、該着脱式電気回路パネルのア
ースを、各々の電気回路系ごとに分離独立させ、
本体装置と着脱式電気回路パネルを接続する端子
部に、前記分離独立したそれぞれのアースの接続
端子を設け、本体装置に装着したときに前記アー
スの接続端子が接地されるような構成を採つてい
る。
(f) 考案の実施例
次に本考案による着脱式電気回路パネルの実施
例を第２図で説明する。この図でVCC電源側に接
続された電源フイルタF1およびインピーダンス
成分R1を含む回路は、アース端子も独立してい
て、アース端子GND1に接続されている。同様に
VE電源側に接続された電源フイルタF2およびイ
ンピーダンス成分R2を含む回路も、独立したア
ース端子GND2に接続されている。R3は、第１図
の場合と同様に両方の回路に接続されるインピー
ダンス成分である。
例を第２図で説明する。この図でVCC電源側に接
続された電源フイルタF1およびインピーダンス
成分R1を含む回路は、アース端子も独立してい
て、アース端子GND1に接続されている。同様に
VE電源側に接続された電源フイルタF2およびイ
ンピーダンス成分R2を含む回路も、独立したア
ース端子GND2に接続されている。R3は、第１図
の場合と同様に両方の回路に接続されるインピー
ダンス成分である。
このパネルが装置に実装されておれば、コンデ
ンサC1にVCC（Ｖ）、コンデンサC2にはVE（本例で
は負極性）（Ｖ）の電圧が加わる。該パネルを抜
き差しするためにパネルが装置から外れたときに
は、アース端子の分離独立によりコンデンサC1，
C2が電気的に分離されているために、各々のコ
ンデンサに蓄えられる電圧は各々装置からパネル
が引き抜かれる直前の電圧と同一である。そして
コンデンサC1を含むVCC系回路では、コンデンサ
C1とインピーダンスR1で形成される閉ループI1の
みによつてコンデンサC1の電荷が放電されるの
で、VCC系の電気部品には電源電圧VCCより大き
い電圧が加わらず、電気部品の劣化、破壊は生じ
ない。また同様にVe系回路でも、閉ループI2のみ
でコンデンサC2の電荷が放電されるので、電源
電圧VEより大きい電圧は加わらず、従つて閉ル
ープI2側の電気部品も劣化、破壊を来す恐れは無
い。
ンサC1にVCC（Ｖ）、コンデンサC2にはVE（本例で
は負極性）（Ｖ）の電圧が加わる。該パネルを抜
き差しするためにパネルが装置から外れたときに
は、アース端子の分離独立によりコンデンサC1，
C2が電気的に分離されているために、各々のコ
ンデンサに蓄えられる電圧は各々装置からパネル
が引き抜かれる直前の電圧と同一である。そして
コンデンサC1を含むVCC系回路では、コンデンサ
C1とインピーダンスR1で形成される閉ループI1の
みによつてコンデンサC1の電荷が放電されるの
で、VCC系の電気部品には電源電圧VCCより大き
い電圧が加わらず、電気部品の劣化、破壊は生じ
ない。また同様にVe系回路でも、閉ループI2のみ
でコンデンサC2の電荷が放電されるので、電源
電圧VEより大きい電圧は加わらず、従つて閉ル
ープI2側の電気部品も劣化、破壊を来す恐れは無
い。
また、一般的に、本体装置側においては複数電
源のアースを共通として使用する場合が殆どであ
るが、前記本体装置側の複数電源の各々のアース
が別々に独立していて、着脱式電気回路パネルの
アース端子と個別に接続される場合においても、
本考案の作用と効果は全く変わらない。
源のアースを共通として使用する場合が殆どであ
るが、前記本体装置側の複数電源の各々のアース
が別々に独立していて、着脱式電気回路パネルの
アース端子と個別に接続される場合においても、
本考案の作用と効果は全く変わらない。
(g) 効案の効果
以上のように本考案によれば、複数の電源を有
する本体装置と分離可能で、前記複数の電源に対
応した電気回路系ごとに少なくともコンデンサを
有するフイルタが設けてある着脱式電気回路パネ
ルに於いて、該着脱式電気回路パネルのアース
を、各々の電気回路系ごとに分離独立させ、本体
装置と着脱式電気回路パネルを接続する端子部
に、前記分離独立したそれぞれのアースの接続端
子を設け、本体装置に装着したときに前記アース
の接続端子が接地されるような構成になつてい
る。そのため、パネルが装置から電気的に分離し
た際、各々の電源系の電源フイルタ用コンデンサ
に蓄えられている電荷が、各コンデンサ間で移動
して各々のコンデンサに供給電源以上の電圧が加
わるようなことが無くなる。その結果各回路構成
部品に、対応する電源電圧以上の過大な電圧が印
加されるようなことはなく、回路構成部品の劣
化・破壊が確実に防止される。
する本体装置と分離可能で、前記複数の電源に対
応した電気回路系ごとに少なくともコンデンサを
有するフイルタが設けてある着脱式電気回路パネ
ルに於いて、該着脱式電気回路パネルのアース
を、各々の電気回路系ごとに分離独立させ、本体
装置と着脱式電気回路パネルを接続する端子部
に、前記分離独立したそれぞれのアースの接続端
子を設け、本体装置に装着したときに前記アース
の接続端子が接地されるような構成になつてい
る。そのため、パネルが装置から電気的に分離し
た際、各々の電源系の電源フイルタ用コンデンサ
に蓄えられている電荷が、各コンデンサ間で移動
して各々のコンデンサに供給電源以上の電圧が加
わるようなことが無くなる。その結果各回路構成
部品に、対応する電源電圧以上の過大な電圧が印
加されるようなことはなく、回路構成部品の劣
化・破壊が確実に防止される。
第１図は従来の着脱式電気回路パネルを示す
図、第２図は本考案による着脱式電気回路パネル
の実施例を示す図である。 図において、VCC，VEは電源端子、GND，
GND1，GND2はアース端子、F1，F2は電源フイ
ルタ、L1，L2はコイル、C1，C2はコンデンサ
（回路の容量成分も含む）、R1，R2，R3はインピ
ーダンス成分をそれぞれ示す。
図、第２図は本考案による着脱式電気回路パネル
の実施例を示す図である。 図において、VCC，VEは電源端子、GND，
GND1，GND2はアース端子、F1，F2は電源フイ
ルタ、L1，L2はコイル、C1，C2はコンデンサ
（回路の容量成分も含む）、R1，R2，R3はインピ
ーダンス成分をそれぞれ示す。
Claims (1)
- 【実用新案登録請求の範囲】 複数の電源を有する本体装置と分離可能で、前
記複数の電源に対応した電気回路系ごとに少なく
ともコンデンサを有するフイルタが設けてある着
脱式電気回路パネルに於いて、 該着脱式電気回路パネルのアースを、各々の電
気回路系ごとに分離独立させ、本体装置と着脱式
電気回路パネルを接続する端子部に、前記分離独
立したそれぞれのアースの接続端子を設け、本体
装置に装着したときに前記アースの接続端子が接
地されるようにしたことを特徴とする着脱式電気
回路パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4577782U JPS58150335U (ja) | 1982-03-31 | 1982-03-31 | 着脱式電気回路パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4577782U JPS58150335U (ja) | 1982-03-31 | 1982-03-31 | 着脱式電気回路パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150335U JPS58150335U (ja) | 1983-10-08 |
| JPH0140285Y2 true JPH0140285Y2 (ja) | 1989-12-01 |
Family
ID=30056787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4577782U Granted JPS58150335U (ja) | 1982-03-31 | 1982-03-31 | 着脱式電気回路パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150335U (ja) |
-
1982
- 1982-03-31 JP JP4577782U patent/JPS58150335U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58150335U (ja) | 1983-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1912488B1 (en) | Control apparatus | |
| US5155648A (en) | Device for protecting a direct current electrical power supply from disturbances caused by connecting to it or disconnecting from it an electronic system | |
| US20150021994A1 (en) | Power converter having emi filter common to multiple converters | |
| JPH06124756A (ja) | カツプリング装置 | |
| WO1990002477A1 (en) | Apparatus and method for protecting engine electronics from radio frequency interference | |
| US7547987B2 (en) | EMI reduced power inverter | |
| US6163470A (en) | EMI filter for an inrush relay | |
| JPH1070390A (ja) | 電磁放射を低減するグランド構成 | |
| JPH0140285Y2 (ja) | ||
| JPH11122909A (ja) | 電力変換装置のノイズフィルタ | |
| US6055164A (en) | System and method for attenuating induced EMI and power converter employing the same | |
| JP3730137B2 (ja) | 電力変換装置 | |
| DE3439894A1 (de) | Entstoerte anordnung aus einer umrichterschaltung und einer maschine | |
| CN220653208U (zh) | 用于叠加交流电压引起啸叫的抑制电路 | |
| JPS6110345Y2 (ja) | ||
| CN219718195U (zh) | 用于电机控制器的滤波器及车辆 | |
| Motorola | System design and layout techniques for noise reduction in MCU-based systems | |
| JP3236377B2 (ja) | アクティブグラウンド回路 | |
| US12294348B2 (en) | Single stage EMI filter design to meet EMI requirements | |
| JPH0449279B2 (ja) | ||
| KR200216620Y1 (ko) | 전자파장해방지용필터가구비된조정수계기판 | |
| CN213072481U (zh) | 一种集成桥堆全贴片电路 | |
| JPS5911262B2 (ja) | 高電圧発生装置 | |
| JPH03195092A (ja) | フイルター実装装置 | |
| EP4149229A1 (en) | Emi structure for electronic circuit box |