JPH0140526B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電圧源に関し、更に詳細には、基準電
圧源に関する。本発明の基準電圧源は、時間的に
安定化された較正信号源としてその基準電圧源が
用いられ得る自動計測システムに応用できる。

従来、基準電圧源が知られており、この従来形
の基準電圧源は２つの制御用閉ループを備えてお
り、各々の閉ループは反対極性の補償用直流電圧
安定器を包含しており、この２つの閉ループは基
準電圧源の出力に交互に接続されている（米国特
許第3458723、クラス307−240参照）。

考察下の基準電圧源は低い出力抵抗をもつとい
う特徴があるが、一方、この基準電圧源の出力電
圧の高い時間的安定性を確実化するために時間的
に安定な抵抗器を分割回路において使用する必要
があり、それにより抵抗器の分割器のエラーが全
体として基準電圧源のエラーに比例するようにな
る。この方形波電圧源は出力電圧の直流成分を制
御することが困難であるばかりでなく、電気的信
号を用いて出力電圧の振幅を広い範囲で制御する
ことも困難である。

また、従来、他の交流電圧源が知られており、
この交流電圧源は、振幅が制御される正弦波電圧
発生器、方形波交流基準電圧源、正弦波電圧発生
器の出力電圧と基準電圧源の電圧とが交互に印加
される熱的変換器、及び変換器の出力における差
信号を検出する検出器を具備し、正弦波電圧発生
器の振幅を制御する（米国特許第3484705、クラ
ス、328−149又はF.L.Hanson、“High−
Accuracy AC Voltage Calibration”、Hewlett
Pakard Journal、Vol.19、No.10、1968年７月号
参照）。

上記の交流電圧源は、基準電圧源によつて供給
される安定な電圧により、非常に正確で良好な安
定性をもつ出力正弦電圧を与える。一方、この電
圧源の出力に方形波電圧を得ることは、ある種の
応用に必要なことがあるにもかかわらず、不可能
である。考察下の電圧源は更に、次の点で不利で
ある。すなわち、このシステムにおいては深い負
帰還を利用するため、検出器の入力における雑音
は相当に増幅されるという理由により、正弦波発
生器の出力電圧の短時間安定性は制限される。

また、従来、他の基準電圧源が知られており、
この基準電圧源は、ブリツジ回路を具備してお
り、このブリツジ回路は、基準電圧源の出力端子
に交互に接続される２つの演算増幅器と共に、２
つの対向する腕にアバランシエダイオードと、他
の２つの腕に抵抗器とを包含している。

２つの演算増幅器のうち第１の増幅器の反転入
力と出力とはそれぞれ一方のアバランシエダイオ
ードの陽極と陰極とに接続されている（ソ連発明
者証第445037号、クラスG05F、１／56参照）。

この基準電圧源は次の点で不利である。すなわ
ち、この基準電圧源は、方形波交流電圧の出力電
圧の直流成分と振幅とを同時に制御するというこ
とを可能にしない。

本発明の目的は、方形波交流出力電圧の直流成
分と振幅とを同時に制御することを可能にする基
準電圧源を提供することである。

本発明により実質的に、第１及び第２の２極素
子であつて両端が一定直流電圧に保持されるもの
をその対向する腕に含み、第１及び第２の抵抗器
をその別の対向する腕に含むブリツジ回路を含ん
で構成された基準電圧源を提供される。本発明に
より、該基準電圧源は更に、基準電圧を出力する
出力端子、該出力端子における基準電圧の直流成
分を粗く制御する第１の制御電圧が印加される入
力端子、それぞれ反転入力と非反転入力を有し、
その出力が該出力端子に交互に接続される第１及
び第２の演算増幅器であつて、該第１の演算増幅
器の反転入力及び出力はそれぞれ該第１の２極素
子のアノード及びカソードに接続されており、該
第２の演算増幅器の反転入力及び出力は該第１の
２極素子のアノード及びカソードにそれぞれ接続
されており、該第２の演算増幅器の非反転入力は
該入力端子に接続されているもの、入力が該基準
電圧源の出力端子に接続されている交流対直流変
換器、該出力端子における直流電圧を細密に制御
する第２の制御電圧を発生する直流電圧設定回
路、及び 第１の入力が該交流対直流電圧変換器の出力に
接続されており、第２の入力が該直流電圧設定回
路の出力に接続されている比較器を具備し、該比
較器の出力が該第１の演算増幅器の非反転入力に
接続されていることを特徴とする。

本発明によれば、第１の入力が該第１及び第２
の演算増幅器の出力に交互に接続され、第２入力
が該入力端子に接続されている積分回路を含み、
該積分回路の出力は該第２の演算増幅器の非反転
出力に接続されている。

該第１及び第２の演算増幅器に交互に接続され
る増幅器と、該増幅器に並列接続された積分帰環
ループとを包含し、該増幅器の出力が該基準電圧
源の出力として働くことが便宜的である。

該比較器は、反転入力が２個の抵抗器に接続さ
れた演算増幅器を含み、該２個の抵抗器は該比較
器の入力抵抗であり、該演算増幅器の出力がコン
デンサを介して該演算増幅器の反転入力に接続さ
れていることが望ましい。

該第１及び第２の演算増幅器に交互に接続され
る増幅器と、該増幅器に並列接続された積分帰還
ループとを包含し、該増幅器の出力は該基準電圧
源の出力として働くことが望ましい。

該積分回路は演算増幅器を含むように形成され
ていることが望ましい。

該積分帰還ループは積分演算増幅器を含んで形
成されていることが望ましい。

本発明によれば、基準電圧源は入力が該第１及
び第２の演算増幅器の出力に交互に接続されてお
り、出力が該出力端子に接続されている、時間的
に変化する転移電圧比をもつ回路を含む。

該時間的に変化する転移電圧比を有する該回路
は、抵抗器と該加算用演算増幅器の反転入力に並
列接続された少なくとも２つの回路とを有する加
算用演算増幅器を含んで形成されており、該２つ
の回路の各々は制御されるスイツチと抵抗器を直
列に配置して構成されていることが望ましい。

該２つの回路の各々の該制御されるスイツチと
該抵抗器との接続点は、各々のスイツチを経由し
て該加算用演算増幅器の非反転入力に接続されて
いる。

該時間的に変化する転移電圧比を持つ該回路の
出力は低域フイルタに接続されていることが便宜
的である。

本発明の他の諸目的及び諸利益は添付の図面に
ついてなされた本発明の好ましい実施例について
の以下の詳細な説明により更に明らかとなろう。

本発明による基準電圧源はブリツジ回路に基づ
いており、このブリツジ回路はその対向する２つ
の腕にアバランシエダイオード１及び２（第１
図）を有し、他の２つの腕に抵抗器３及び４を有
している。アバランシエダイオード１及び２に代
えて、両端が一定直流電圧に保持される他の２極
素子を用いてもよいことは勿論である。この基準
電圧源は更に２つの演算増幅器５及び６を包含し
ており、第１の演算増幅器５の出力はアンバラン
シエダイオード１の陰極に接続されており、第２
の演算増幅器６の出力はアバランシエダイオード
２の陽極に接続されている。増幅器５の反転入力
７はアバランシエダイオード１の隔極に接続され
ている。増幅器６の反転入力８はアバランシエダ
イオード２の陰極に接続されている。増幅器５及
び６の各々の出力はそれぞれスイツチ１１及び１
２の入力９及び１０に接続されている。スイツチ
１１及び１２の制御入力１３及び１４はそれぞれ
クロツクパルス発生器１５の出力に接続されてい
る。スイツチ１１及び１２の出力は基準電圧源の
出力端子１６に接続されている。

本発明に従つて、基準電圧源は更に、入力が出
力端子１６に接続されている交流対直流電圧変換
器（AC−DCコンバータ）１７と、直流電圧設定
用回路１８とを包含している。変換器１７の出力
と回路１８の出力とは、出力が増幅器５の非反転
入力２０に接続されている比較器１９の入力に接
続されている。演算増幅器６の非反転入力２１は
入力端子２２に接続されており、この入力端子２
２には制御電圧が印加される。

直流電圧についての出力電圧に、一定のバイア
スを与えるために、本発明による基準電圧源は積
分回路２３（第２図）を包含しており、この積分
回路２３の入力２４は基準電圧源の入力端子２２
に結合されている。積分回路２３の入力２５はス
イツチ１１及び１２の結合出力に接続されてい
る。積分回路２３の出力は増幅器６の非反転入力
２１に接続されている。

積分回路２３は入力抵抗２７と帰還ループに配
置されたコンデンサ２８とを有する演算増幅器２
６を含んで最適に構成されている。この演算増幅
器２６の非反転入力は回路２３の入力２４であ
る。増幅器２６の反転入力に配置されているのは
スイツチ２９であり、このスイツチ２９の制御入
力３０は発生器１５に接続されている。

低抵抗出力で高電圧を与えるために、基準電圧
源の出力側に増幅器３１（第３図）を配置し、積
分帰還ループ３２を設ける必要がある。増幅器３
１の入力３３はスイツチ１１及び１２の結合され
た出力に接続されている。増幅器３１は、入力及
び帰還ループにそれぞれ配置されている抵抗器３
５及び３６を有する演算増幅器３４を含んで構成
されている。

また、積分帰還ループ３２内で接続されている
のは、反転入力側に配置された抵抗器３８と帰還
ループ内に接続されたコンデンサ３９とを有する
積分演算増幅器３７である。反転入力側にはスイ
ツチ４０が配置されており、このスイツチ４０の
制御入力４１はクロツクパルス発生器１５の出力
に接続されている。

第４図は変換器１７および比較器１９の前述の
実施例にかわる他の１つの実施例である。第４図
に従つて、交流対直流変換器１７は高電圧抵抗器
４２と２つの抵抗器４３及び４４と演算増幅器４
６とを包含している。抵抗器４３及び４４の共通
接続点４５には抵抗器４２が接続されている。

演算増幅器４６の反転入力及び出力にはそれぞ
れコンデンサ４７及び４８が接続されている。帰
還ループにはダイオード４９及び５０が配置され
ており、これらのダイオードはやはり抵抗器４３
及び４４に接続されている。

比較器１９は、帰還ループ内に配置されている
コンデンサ５２と、入力抵抗器５３及び５４とを
有する集積演算増幅器５１を含んで構成されてい
る。

演算増幅器５１の反転入力側にはスイツチ５５
が接続され、このスイツチ５５の制御入力５６は
クロツクパルス発生器１５の出力に接続されてい
る。

増幅器３７，４６，５１のそれぞれの非反転入
力５７，５８，５９は接地されている。

第５図に示した他の実施例に従つて、本発明の
基準電圧源は時間的に変動する転移電圧比をもつ
回路６０を包含し、この回路６０の入力６１はス
イツチ１１及び１２の結合された出力に接続され
ており、回路６０の出力は基準電圧源の出力とし
て働く。

回路６０は、帰環ループ内に配置された抵抗器
６３を有する加算用演算増幅器６２（第６図）を
含んで構成されている。増幅器６２の反転入力６
４は抵抗器６５とｎ個の並列回路とに接続されて
おり、ｎ個の並列回路の各々は抵抗器とスイツチ
を具備している。第６図は簡単化した回路を示し
ており、抵抗器６６，６７，６８及びスイツチ６
９，７０，７１をそれぞれ含んでいる３つの回路
からなつている。抵抗器６６，６７，６８とスイ
ツチ６９，７０，７１との接続点に、それぞれス
イツチ７５，７６，７７が接続されており、これ
らのスイツチ７５，７６，７７のすべては増幅器
６２の非反転入力７８に接続されている。

スイツチ６９，７０，７１のそれぞれの制御入
力７９，８０，８１はクロツクパルス発生器１５
の出力に接続されている。

低域フイルタ８５が回路６０の出力に接続され
ている。

本発明による基準電圧源（第１図ないし第４図
は以下のように動作する。

演算増幅器５及び６は両極性電源により給電さ
れ、それによりそれらの出力電圧は広い範囲で変
動する。

定常状態で動作する場合、演算増幅器５の出力
において形成される電圧は、その非反転入力２０
における電圧に対してアバランシエダイオード１
の両端の電圧降下に相当する値だけ正にバイアス
され、演算増幅器６の出力に形成される電圧は、
その非反転入力２１における電圧に対してアバラ
ンシエダイオード２の両端の電圧に適当する値だ
け負にバイアスされる。増幅器５及び６の出力電
圧はスイツチ１１及び１２によつて、直接的に又
は増幅器３１を介して、出力端子１６に印加され
る。

出力１６における波形は、増幅器３１に積分帰
還ループ３２が設けられているかどうかにかかわ
らず、または、増幅器３１がスイツチ１１，１２
と出力端子１６との間に接続されているかどうか
にかかわらず、実質的に方形波交流電圧である。

スイツチの出力におけるこの方形波交流電圧
は、増幅器３１により利得K31で増幅することが
できる。この場合、利得K31は、次の式で表わさ
れ、抵抗器３６と３５の抵抗比に比例する。

K31＝R36／R35 この場合、増幅器３４の非反転入力は交流電圧
に関する限り接地されていると考えられる。積分
帰還ループ３２は増幅器３１の出力端子１６にお
ける交流電圧のゼロラインのバイアスのみを修正
するものである。

出力端子１６における装置の出力抵抗は、負帰
還を伴う任意の増幅器の出力におけるのと同様
に、増幅器３１によつて減少する。出力端子１６
における交流電圧の大きさは実際に、増幅器３４
における負帰還の影響で、同出力端子における負
荷抵抗に依存しなくなる。

交流対直流変換器１７は基準電圧源の出力電圧
を平滑にし、それを全波整流によつて直流電圧に
変換する。比較器１９は次いで、整流された電圧
を所定の直流電圧と比較し、その上で、整流され
た電圧は増幅器５の非反転入力２０に印加され
る。もし出力電圧が設定電圧を上まわれば、比較
器１９の出力に負の信号が形成され、それにより
増幅器５の出力電圧が減少して比較器１９の入力
における信号が等しくなるようになつている。

交流対直流変換器１７の動作を更に詳細に説明
する。

出力端子１６からの交流電圧信号は、抵抗器４
２，４３及び４４の共通接続点４５に供給され
る。抵抗器４２は端子１６における出力電圧が高
い場合に信号を減少させるために必要である。共
通接続点４５からの方形波交流電圧は、正の場合
は、抵抗器４４、ダイオード５０及びコンデンサ
４８を介して演算増幅器４６の出力に至る電流を
形成し、又、抵抗器４３、コンデンサ４７及びダ
イオード５０とコンデンサ４８を介して演算増幅
器４６の出力に至る電流を形成する。この場合、
ダイオード４９はカツトオフであり、コンデンサ
４７が充分に高い容量を持つならば、演算増幅器
４６の反転入力における交流電圧はほぼゼロに等
しくなる。

共通接続点４５における電圧が負の場合、抵抗
器４６、ダイオード４９及びコンデンサ４８を介
して増幅器４６の出力に至る電流が形成され、抵
抗器４４、コンデンサ４７ダイオード４９及びコ
ンデンサ４８を介して増幅器４６の出力に至る電
流が形成される。この場合、ダイオード５０はカ
ツトオフである。

上記の説明からわかるように、交流電圧の両極
性に対して、コンデンサ４７を介する電流はコン
デンサ４７を充電する同一方向の電流である。こ
のコンデンサは、互いに直列接続されている抵抗
器４３及び４４を介して放電される。

従つて、交流電圧の出力信号の全波整流が行わ
れる。演算増幅器４６の反転入力、抵抗器４３、
コンデンサ４７及びダイオード４９の共通接続点
からの、変換器１７の出力信号は、交流成分が無
視できる直流電圧を示す。演算増幅器４６の反転
入力における交流電圧は、 Uout46／K46 に等しく、ここでUout46は演算増幅器４６の出
力交流電圧であり、K46は増幅器４６の利得であ
つて、通常は10000である。

こうし、交流対直流変換器１７にはこれに印加
される交流電圧を平滑された直流電圧に変換す
る。

比較器１９は以下の通り作動する。比較器の入
力に印加されるのは、すなわち演算増幅器５１の
反転入力に印加されるのは、変換器１７からの全
波整流された電圧と抵抗器５３及び５４を介する
直流電圧設定回路１８からの負の直流電圧とであ
る。抵抗器５３及び５４を通つて流れる電流の差
は積分増幅器５１によつて積分されて増幅器５の
入力に印加される。基準電圧源の出力電圧が直流
電圧設定回路１８の所定の電圧を上まわると、抵
抗器５４を通つて流れる補償用電流は抵抗器５３
を通つて流れる補償用電流を上まわり、それによ
り増幅器５１の出力における電圧が負に変わる。
この結果、演算増幅器５１の出力電圧と増幅器３
１の入力及び出力における電圧は、比較器１９の
入力電圧が等しくなる迄減少する。このことは抵
抗器５３及び５４を通つて流れる電流は大きさが
等しく極性が反対であることを意味する。

ブリツジ回路の使用による演算増幅器５及び６
の出力電圧の粗い安定化とは別に、提案されてい
る基準電圧源回路は、所定値からの出力電圧のよ
り細密な変位を除去することによつて、出力電圧
をより微細に安定化させることができる。本発明
による基準電圧源または、高度の雑音余裕度と良
好な時間的安定性を特徴とする。

積分回路２３は演算増幅器６の非反転入力２１
における電圧を調節する働きをし、それによりス
イツチ１１及び１２の出力における信号の直流成
分は端子２２の制御電圧に等しくなる。

スイツチ１１及び１２の出力、すなわち回路２
３の入力２５、における信号の直流成分が端子２
２の制御電圧と異なると、抵抗器２７を通つて電
流が流れて、回路２３の出力電圧すなわち増幅器
６の非反転入力２１の電圧と、演算増幅器６の出
力と、入力２５とが変化して回路２３の入力にお
ける信号の直流成分と端子２２における制御電圧
とが等しくなるまで、コンデンサ２８を充電す
る。

第５図及び第６図の基準電圧源は以下の通り作
動する。増幅器５及び６の出力電圧はスイツチ１
１及び１２を介して、ある時間的に変動する転移
電圧比をもつ回路６０の入力に交互に印加され、
次いで、低域フイルタ８５を介して基準電圧源の
出力端子１６に印加される。かくして形成された
正弦波出力電圧は変換器１７によつて平滑された
直流電圧に変換され、その後、比較器１９はこの
平滑された直流電圧を所定の直流電圧と比較し、
これらの電圧の差は演算増幅器５の非反転入力２
０に印加され、もし出力電圧が所望の値を越える
と、比較器１９の出力信号は負となり、それによ
り演算増幅器５の出力電圧が減少するようになつ
ている。第６図に示した好ましい実施例に従つ
て、時間的に変動する転移電圧比をもつ回路６０
は加算用演算増幅器６２を具備しており、この演
算増幅器６２の反転入力６４はスイツチ１１及び
１２の出力に接続されている。第７図ａに示すよ
うに、抵抗器６５を介する電圧は入力６４に連続
的に印加されるが、抵抗器６６及びスイツチ６９
を介する電圧はt₁からt₇までとt₉からt₁₅まで（第
７図ｂ）の期間にのみ演算増幅器６２の反転入力
６４に印加される。抵抗器６７及びスイツチ７０
を介する電圧はt₂からt₆までとt₁₀からt₁₄まで（第
７図ｃ）の期間に印加される。抵抗器６８及びス
イツチ７１を介する電圧はt₃からt₅までとt₁₁から
t₁₃まで（第７図ｄ）の期間に印加される。

抵抗器６５，６６，６７，６８を通る電流パル
スはそれぞれ第７図ａ，ｂ，ｃ，ｄに示されてお
り、それらの電流パルスは共に加えられるため、
演算増幅器の出力には正弦波に近い電圧が形成さ
れる（第７図ｅ）。

並列回路の数を適当に選択すると共に、抵抗器
６５，６６，６７，６８の抵抗を適当に選択する
ことによつて、この近似を高度に正確にすること
ができる。

かくして得られた信号は低域フイルタ８５に印
加され、この低域フイルタはより高い高調波成分
を抑制する。例えば、低域フイルタ８５は３次の
フイルタであつてもよく、この場合、その出力に
おける正弦波信号の全体としての歪は0.005パー
セント以下である。

スイツツチ６９，７０，７１がオフの位置にあ
るとき、スイツチ７５，７６，７７は抵抗器６
６，６７，６８を流れるそれぞれの電流を共通バ
スに向かわせる働きをする。この結果、スイツチ
１１及び１２の出力におけるサージ電圧は存在せ
ず、演算増幅器６２の出力信号は、スイツチ６
９，７０，７１が切換えられる瞬間におけるピー
ク電圧の影響を受けない。他の点では、第５図及
び第６図の基準電圧値は第１図〜第４図について
説明した前述の実施例と同様に作動する。

比較器１９、積分回路２３及び積分帰還ループ
３２はそれぞれスイツチ５５，２９，４０を備え
ており（第４図）、それにより、直流電圧が出力
端子１６に印加されると演算増幅器５，６，３４
の非反転入力におけるものと直流電圧を維持する
ようにしている。スイツチ５５，２９，４０は
「オン」になり、増幅器５１，２６，３７の出力
における直流電圧は、それぞれのコンデンサ５
２，２８，３９に電流が流れないために、不変の
ままである。このことにより、基準電圧源の回路
及び装置を検査することが便利になる。というの
は、抵抗器４２，４３，５３，５４の、ある抵抗
比をもつ異なる極性の出力電圧を決定するために
正確なデジタル電位計を使用することができるか
らである。必要であれば、出力電圧を所定の範囲
内におさえながらこれらの抵抗器の抵抗比を調節
することができる。

クロツクパルス発生器１５によつて制御される
スイツチ１１，１２，２９，４０，５５，６９，
７０，７１，７５，７６、及び７７の動作は次の
通りである。

スイツチ１１及び１２の制御入力はクロツクパ
ルス発生器１５の出力に接続されており、互いに
反対の位相のスイツチング動作をする。クロツク
パルス発生器１５の出力信号は矩形波であり、周
波数及びデユーテイ比は基準電圧源の所望の出力
信号に対応している。

スイツチ２９，４０、及び５５の制御入力に接
続されているクロツクパルス発生器１５の出力か
らの他の出力信号は、スイツチ１１及び１２の制
御信号に同期して有利に形成され、ある時間間隔
の間のその値は、基準電圧源のある定まつた使用
状況における要求に基づいて、特に、前述の如き
基準電圧源の検査に際して確立される。

クロツクパルス発生器１５の対応する出力から
対応するスイツチ６９，７０、及び７１の入力７
９，８０、及び８１に供給される制御信号は、所
与のスイツチにより制御される回路が接続されて
特定のステツプ近似の調和関数を時間的に変動す
る転移電圧比をもつ回路の出力に得る時間間隔の
時間的分布と同じ時間的分布を持たなければなら
ない。スイツチ７５，７６、及び７７の入力８
２，８３、及び８４に印加される制御信号は、そ
れらの制御信号により制御されるスイツチ７５，
７６、及び７７が、対応するスイツチ６９，７
０、及び７１が閉じている期間に、それぞれ抵抗
６６，６７、及び６８を介して電流を共通バスに
到らしめることを可能にするものでなければなら
ない。第７図に示した例では、制御入力７９，８
０，８１及び８２，８３，８４に印加される制御
信号の周波数はスイツチ１１及び１２の制御入力
に印加される制御信号の周波数の２倍である。

本発明による基準電圧源の精度は0.01パーセン
ト以下であり、抵抗器５３，５４，４２，４３，
４４の抵抗比の選択精度にのみ依存している。

第５図及び第６図に示した基準電圧源は以下の
ようなある有利な特徴をもつている。

ある時間的に変動する転移電圧比をもつ回路６
０は、方形波信号を正弦波に近似しているステツ
プ信号に変換し、低域フイルタ８５はより高い高
調波を抑圧しそれにより正弦波信号が基準電圧源
の出力に得られる。ステツプ信号が正弦波に近似
する態様は次の通りである。すなわち、１周期に
等間隔に４ｍ回の変化があり、このためステツプ
信号は半周期の中心に関して対称的であり正弦波
が近似されているときの点と同じ点で零と交叉す
る。この結果、出力信号にはより高い高調波がな
い。付加的なステツプ状の電圧変化の間にある比
率を選ぶことにより、信号は最初のｍ個の寄数の
高調波成分を除くことができると共に、最初の高
周波成分の一連番号より高い、一連番号が4m・
ｋ（ｋ＝１、２、３…）で表わされる高調波成分
を除くことができる。例えば、３個の付加的なス
イツチによつて、信号の最初のより高い高調波成
分は15であり、その振幅は基本高調波の1/15であ
る。３次の低減フイルタを使用することにより、
出力における全体の歪は0.005パーセントより小
である。かくして、本発明による基準電圧源はそ
の出力において実質的に正弦波の信号を得ること
を可能にする。

【図面の簡単な説明】

第１図は本発明による基準電圧源のブロツク
図、第２図は本発明による。積分回路を包含する
基準電圧源のブロツク図、第３図は本発明によ
る、積分回路と増幅器を包含する基準電圧源のブ
ロツク図、第４図は本発明による、基準電圧源の
他の実施例の回路図、第５図は本発明による、時
間的に変動する転移電圧比をもつ回路を備えた、
第４図の基準電圧源のブロツク図、第６図は本発
明による、時間的に変動する転移電圧比をもつ回
路の他の実施例のブロツク図、第７図ａ，ｂ，
ｃ，ｄ，ｅは本発明による、時間的に変動する転
移電圧比をもつ回路の動作を説明するための時間
的動作説明図である。 １，２……アバランシエダイオード、５，６…
…演算増幅、１７……交流対直流電圧変換器、１
８……直流電圧設定用回路、１９……比較器、２
３……積分回路、２６……演算増幅器、３１……
増幅器、３２……増幅器３１の積分帰還ループ、
３７……ループ３２の積分演算増幅器、５１……
積分演算増幅器、５２……増幅器５１の帰還コン
デンサ、６０……時間的に変動する転移電圧比を
もつ回路、６２……加算用演算増幅器、８５……
低域フイルタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１及び第２の２極素子１及び２であつて両
   端が一定直流電圧に保持されるものを一方の対向
   する腕に含み、第１及び第２の抵抗器３及び４を
   他方の対向する腕に含むブリツジ回路、 基準電圧を出力する出力端子１６、 該出力端子１６における基準電圧の直流成分を
   粗く制御する第１の制御電圧が印加される入力端
   子２２、 それぞれ反転入力７及び８と非反転入力２０及
   び２１を有し、その出力が該出力端子１６に交互
   に接続される第１及び第２の演算増幅器５及び６
   であつて、該第１の演算増幅器５の反転入力７及
   び出力はそれぞれ該第１の２極素子のアノード及
   びカソードに接続されており、該第２の演算増幅
   器６の反転入力８及び出力は該第２の２極素子２
   のカソード及びアノードにそれぞれ接続されてお
   り、該第２の演算増幅器６の非反転入力２１は該
   入力端子２２に接続されているもの、 入力が該基準電圧源の出力端子１６に接続され
   ている交流対直流変換器１７、 該出力端子１６における直流電圧を細密に制御
   する第２の制御電圧を発生する直流電圧設定回路
   １８、及び 第１の入力が該交流対直流電圧変換器１７の出
   力に接続されており、第２の入力が該直流電圧設
   定回路１８の出力に接続されている比較器１９を
   具備し、 該比較器１９の出力が該第１の演算増幅器５の
   非反転入力２０に接続されている基準電圧源。 ２ 第１の入力２５が該第１及び第２の演算増幅
   器５及び６の出力に交互に接続され、第２入力が
   該入力端子２２に接続されている積分回路２３を
   含み、該積分回路２３の出力は該第２の演算増幅
   器６の非反転入力２１に接続されている、特許請
   求の範囲第１項記載の基準電圧源。 ３ 該第１及び第２の演算増幅器５及び６に交互
   に接続される増幅器３１と、該増幅器３１に並列
   接続された積分帰還ループ３２とを包含し、該増
   幅器３１の出力が該基準電圧源の出力として働く
   ようにした、特許請求の範囲第１項記載の基準電
   圧源。 ４ 該比較器１９は、反転入力に２個の抵抗器５
   ３及び５４が接続された演算増幅器５１を含み、
   該２個の抵抗器５３及び５４は該比較器１９の入
   力抵抗であり、該演算増幅器５１の出力がコンデ
   ンサ５２を介して該演算増幅器５１の反転入力に
   接続されている、特許請求の範囲第１項又は第３
   項記載の基準電圧源。 ５ 該第１及び第２の演算増幅器５及び６に交互
   に接続される増幅器３１と、該増幅器３１に並列
   接続された積分帰還ループ３２とを包含し、該増
   幅器３１の出力は該基準電圧源の出力として働く
   ようにした、特許請求の範囲第２項記載の基準電
   圧源。 ６ 該比較器１９は、反転入力に２個の抵抗器５
   ３及び５４が接続された演算増幅器５１を含み、
   該２個の抵抗器５３及び５４は該比較器１９の入
   力抵抗であり、該演算増幅器５１の出力がコンデ
   ンサ５２を介して該演算増幅器５１の反転入力に
   接続されている、特許請求の範囲第２項記載の基
   準電圧源。 ７ 該積分回路２３は演算増幅器２６を含んで形
   成されている、特許請求の範囲第５項又は第６項
   記載の基準電圧源。 ８ 該積分帰還ループ３２は積分演算増幅器３７
   を含んで形成されている、特許請求の範囲第３項
   又は第５項記載の基準電圧源。 ９ 第１及び第２の２極素子１及び２であつて両
   端が一定直流電圧に保持されるものを一方の対向
   する腕に含み、第１及び第２の抵抗器（３及び
   ４）を他方の対向する腕に含むブリツジ回路、 基準電圧を出力する出力端子１６、 該出力端子１６における基準電圧の直流成分を
   粗く制御する第１の制御電圧が印加される入力端
   子２２、 それぞれ反転入力７及び８と非反転入力２０及
   び２１を有する第１及び第２の演算増幅器５及び
   ６であつて、該第１の演算増幅器５の反転入力７
   及び出力はそれぞれ該第１の２極素子のアノード
   及びカソードに接続されており、該第２の演算増
   幅器６の反転入力８及び出力は該第２の２極素子
   ２のカソード及びアノードにそれぞれ接続されて
   おり、該第２の演算増幅器６の非反転入力２１は
   該入力端子２２に接続されているもの、 入力６１が該第１及び第２の演算増幅器５及び
   ６の出力に交互に接続されており、出力が該出力
   端子１６に接続されている、時間的に変化する転
   移電圧比をもつ回路６０、 入力が該基準電圧源の出力端子１６に接続され
   ており、該出力端子１６における基準電圧を直流
   電圧に変換する交流対直流変換器１７、 該出力端子１６における直流成分を細密に制御
   する第２の制御電圧を発生する直流電圧設定回路
   １８、及び 第１の入力が該交流対直流電圧変換器１７の出
   力に接続されており、第２の入力が該直流電圧設
   定回路１８の出力に接続されている比較器１９で
   あつて、該比較器１９の出力が該第１の演算増幅
   器５の非反転入力２０に接続されているもの、を
   具備する基準電圧源。 １０ 該時間的に変化する転移電圧比を有する該
   回路６０は、抵抗器６５と加算用演算増幅器６２
   の反転入力６４に並列接続された少なくとも２つ
   の回路とを有する加算用演算増幅器６２を含んで
   形成されており、該２つの回路の各々は制御され
   るスイツチ６９，７０，７１と抵抗器６６，６
   ７，６８を直列に配置して構成された、特許請求
   の範囲第９項に記載の基準電圧源。 １１ 該２つの回路の各々の該制御されるスイツ
   チ６９，７０，７１と該抵抗器６６，６７，６８
   との接続点７２，７３，７４は、各々のスイツチ
   ７５，７６，７７を経由して該加算用演算増幅器
   ６２の非反転入力７８に接続された、特許請求の
   範囲第１０項記載の基準電圧源。 １２ 該時間的に変化する転移電圧比を持つ該回
   路６０の出力が低域フイルタ８５に接続された、
   特許請求の範囲第９項から１１項のいずれか１項
   に記載の基準電圧源。