JPH0141272B2 - - Google Patents

Info

Publication number
JPH0141272B2
JPH0141272B2 JP59255163A JP25516384A JPH0141272B2 JP H0141272 B2 JPH0141272 B2 JP H0141272B2 JP 59255163 A JP59255163 A JP 59255163A JP 25516384 A JP25516384 A JP 25516384A JP H0141272 B2 JPH0141272 B2 JP H0141272B2
Authority
JP
Japan
Prior art keywords
conductor
layer
dielectric layer
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59255163A
Other languages
English (en)
Other versions
JPS60138992A (ja
Inventor
Deibitsudo Jonson Danieru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS60138992A publication Critical patent/JPS60138992A/ja
Publication of JPH0141272B2 publication Critical patent/JPH0141272B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 この発明は2つの伝導体の層の間にはさまれた
誘電体すなわち絶縁体の層を貫いて伝導性の貫通
孔を形成するための改良方法に関するものであ
る。この方法は殊にプリント回路板の形成に有用
なものである。
米国特許第3969815号明細書には基体の対向し
た側面上に配置された2つの金属層に電気的連結
を生ぜしめる方法が開示されている。そこではこ
の2つの金属層および中間の絶縁体層を貫いて1
個の孔がはじめにドリルによつてかまたは孔あけ
によつて作られる。この絶縁体層中の孔は絶縁体
層のみをエツチングする選択的エツチング法によ
つて拡大され、絶縁体層中に拡大された環状孔を
形成して、それによつて金属層部分をアンダーカ
ツトする。その後で絶縁体層の対向した側のこれ
ら張り出した金属の部分は圧力をかけることによ
り互に接触するかまたはほとんど接触するに至る
までに変形される。この変形された金属部分は好
ましくは亜鉛による薄層のオーバーコートであ
る、電気メツキの金属(galvanic metal)によ
り被覆されて導電性通路を形成する。
本発明は2つの伝導体層の間にはさまれた誘電
体層中に導電性通路を作るための方法であつて、 (a) 誘電体層からは実質的に何らの物質を取り去
ることなく上記の伝導体層のうちの少なくとも
1つを完全に貫いて環状の孔を形成させ、 (b) この孔を通してこの誘電体層にプラズマエツ
チングを行ないかくして伝導体層の間の誘電体
層を完全に貫通して通路(pathway)を形成さ
せ、そしてまた伝導体層はその伝導体層中の孔
に近接した誘電体物質のところでアンダーカツ
トし、 (c) このアンダーカツトした伝導体層をもう一方
の伝導体層に向つて変形させて互いに接触さ
せ、そして (d) この2つの伝導体層の間に上記通路を通つて
導電性通路を形成させる、 ことからなる。
第1A図は導電体層、誘電体層および導電体層
とからなり、導電体層の1つを貫いて孔が設けら
れている複合物品の断面図である。
第1B図は第1A図に示された物品であつて、
その誘電体層を貫いてエツチングによつて付加的
に孔が形成されている断面図である。
第1C図は第1B図に示された物品であつて誘
電体層中の孔へ導電体層が変形されて入りこんで
いることを示す断面図である。
第2A図は導電体層、誘電体層および導電体層
とからなり、各々の導電体層を貫いて孔が設けら
れている複合物品の断面図である。
第2B図は第2A図の物品であつて、その誘電
体層中にエツチングによつて付加的に孔が形成さ
れている断面図である。
第2C図は第2B図に示された物品であつて、
その誘電体層中の孔へ導電体層が変形されて入り
こんでいることを示す断面図である。
第3A図は導電体層、誘電体層および導電体層
とからなる複合物品であつて、この複合物品を貫
いて孔が設けられている断面図である。
第3B図は第3A図の物品であつてその誘電体
層中に拡大された孔が付加されている断面図であ
る。
第3C図は第3B図に示された物品であつて、
その孔の中へ導電体層が変形されて入りこんでい
ることを示す断面図である。
第4図は本発明に有用なプラズマ装置の略図で
ある。
本発明は特に2つの導電性物質の間にはさまれ
た誘電体層を貫いて設けられる導電性貫通孔を形
成するため、とりわけ多数の精密に位置ぎめされ
た貫通孔を形成するために適用されるものであ
る。通常、誘電体層は金属、好ましくは銅であ
り、一方誘電体物質は一般に電気絶縁性の重合体
である。
誘電体物質によつて隔てらた導電性物質の2つ
の層からなる複合材料は、回路板を形成するため
の慣用の出発材料であり、ここでも好適な材料で
ある。一般にこの誘電体層は厚さが少くとも1ミ
ルであり、また伝導体層は厚さが0.7〜2.8ミルで
あり、例えば銅箔はより薄いか又はより厚い層の
両者を用いることができる。絶縁層を構成する材
料については限定的なものではなく、ただプラズ
マエツチング技法によつて除去しうるものであれ
ば良い。
本発明においては誘電体のプラズマエツチング
に先立つて、誘電体層からは実質的に何等の物質
を除くことなしに伝導体層の少なくとも1つに孔
を形成することが必要である。この伝導体層中に
孔を形成するための好適な技法としては、写真平
版法および化学エツチング法が用いられるが、こ
れらはプリント回路の形成において良く知られた
ものである。このような化学エツチング法の1つ
の例にはネガ型感光性フイルムを少くとも1つの
金属層の誘電体層とは面していない伝導体面に積
層し、この感光性重合体をフオトマスクを通して
化学放射線に露光させ、現像し、未露光の感光性
重合体を取り除いて金属層の部分を露出させ、そ
の後でこの露出された伝導性層をその厚みの全体
にわたつて完全に化学的にエツチングする方法が
含まれる。この化学的エツチング工程によつては
誘電性重合体層からはほとんど物質を除かないか
又は全く物質を除くことはない。好ましい方法は
米国特許第3469982号明細書中に開示されている。
当該技術分野でよく知られているポジ型フオトポ
リマー及びその現像技法を同様に使用することが
できる(例えば米国特許第4193797号明細書参照
のこと)。
伝導体層中に写真平版法を用いて形成される孔
の直径は小さいもの、例えば25から250ミクロン
の範囲のものとすることができ、また回路中にそ
の模様(feature)に対して正確な場所に位置さ
せることができる。また写真平版法は多数の孔を
同時に、例えば数百又は数千の孔を容易に12イン
チ×12インチの寸法の回路板の複合材料の空所に
形成させることができる。存外、機械ドリルによ
る孔の数の増加に従つてエラーの機会が増大し、
又は正確さが失われる面倒な工程になる不利点を
伴うものである。またこの機械ドリルによる孔あ
け又はパンチによる孔あけによつて800ミクロン
よりも小さい孔をあける場合にはドリルの破損に
よるコストの増大を伴うものであり、325ミクロ
ンよりも小さい直径の孔では一般には孔あけを達
成することができない。
パンチ又はドリルによる孔あけでは一般に金
属、誘電体及び第2の金属の層を完全に貫いた孔
が出来上つてしまう。
プラズマエツチングにあつては、プラズマは孔
が形成されている場所でのみ誘電体を攻撃するの
で、金属伝導体層は誘電体のためのマスクとして
働くのである。金属は実質的にプラズマによつて
影響を受けないか、又は少くとも誘電体のエツチ
ング速度の方が伝導体のエツチング速度よりも可
なり速い。
プラズマガスの種々の型のものを使用すること
ができる。このエツチング用ガスとしてはエツチ
ングされるべき材料とは化学的に反応し揮発性の
反応生成物を生成する種類のものが選ばれる。
種々のプラズマエツチングガスの混合物もまた使
用することができる。絶縁材料すなわち有機材料
がポリイミドで、マスクが銅である場合にいて用
いられる好ましいガス組成物は、容積で50/50〜
10/90の割合の四弗化炭素/酸素である。
図面について説明すると、第1A図の態様では
伝導体層12中に化学的にエツチングして作られ
た孔14を有する複合材料を示している。この伝
導体層に対するエツチング剤は誘電体層11には
認められるようなエツチング作用を及ぼしていな
い。
その後でこの伝導体層中に形成された孔を通し
て誘電体層をエツチングするためにプラズマエツ
チングが用いられる。これによつて形成された複
合物品は第1B図に示されるが、この図中には伝
導体層12中において張り出し部分15が存在し
ている。この等方性エツチング法(isotropic
etching process)に誘電体の壁の構造16は角
度をなしたものとなつており、これによりプラズ
マは誘電体層の厚みの全体にわたつて完全に物質
を除去して、かつその間同時に誘電体を貫通孔の
形成に当り横方向にもエツチングする。
孔が誘電体を完全に貫いて完成した後で、アン
ダーカツトされた伝導体層15(すなわち張り出
し部分)は変形されて層13と接触するか又はぴ
つたりと接触するようになる。好ましい方法はア
ンダーカツトされた伝導体部分に直接に圧力をか
けることである。この態様は第1C図に示される
が、この図において伝導体の部分15はエツチン
グされた誘電体表面16を被覆する。この後で、
もしも必要ならばこの変形された導電性材料は銅
のような金属で電解的に鍍金されるか、溶融され
た錫/鉛のはんだではんだづけされるか、又は溶
接されて誘電体層を貫通した導電性通路が完成さ
れるか又は確実なものとされる。本発明による技
法にづく貫通孔の形成によつて、薄い伝導体層例
えば3.0ミル又はそれ以下のものが使用されるが、
これまでのドリルによる孔あけの技法では誘電体
層を貫いて孔がドリルであけられ、このドリルに
よる孔あけは第2の伝導体層の保全性を破壊す
る、すなわちこの第2の伝導体層にも孔が形成さ
れてしまうことになるから、このような薄い伝導
体層は使用することができなかつたのである。
第2A図、第2B図及び第2C図に示される本
発明のその外の態様においては、第1A図中に示
された1つの伝導体に孔が設けられたものとは異
なり孔24a及び24bは互に対向した伝導体層
22及び23の両方に設けられる。これに同様の
処理工程が適用されるが、但し誘電体のエツチン
グは両側の表面から同時に進行させることができ
る。金属伝導体は25a及び25bでアンダーカ
ツトされている。誘電体の対向する側からの同時
にエツチングによつて誘電体壁26中に2つの明
確な角度をなした壁の部分が存在することにな
る。この重合体のエツチングの完了の後アンダー
カツトされた伝導体部分は他の夫々の伝導体部分
の方向に変形せしめられて接触させられるか又は
ほぼ接触するようにされる。第2C図は圧縮され
た伝導体部分25c及び25dを誘電体表面26
aと対比して示すものである。その後で、もしも
所望ならば電解メツキ、はんだづけ又は溶接を行
なつて導電性を確実なものにする。
第3A図、番3B図及び第3C図の態様は米国
特許第3969815号明細書開示の方法に従つて形成
された品物及び貫通孔を例示するものである。導
電体層32、誘電体31及び導電体層33からな
る複合体はその中にドリル又はパンチであけられ
た孔34を有し、これは第3A図に示されてい
る。第3B図に示される態様では誘電体層を選択
的にエツチングして取り去るために液体の化学エ
ツチング剤が用いられて壁36が形成されるが、
この壁は導電性の張り出し部分35a及び35b
とは実質的に平坦な壁をなしている。第3C図に
示される態様では、これらの伝導体層を誘電体中
の孔の中に押し込む変形によつて、誘電体の表面
部分36aに押つけられしめつけられた伝導体部
分35c及び35dの形成を引き起し、そして誘
電体の表面部分36aはこの伝導体層の変形の力
によつて外方に屈曲される。
先行技術によるドリルでの孔あけ操作によつて
はたつた1つの伝導体のみがその中に任意の孔を
形成せしめられる第1A図、第1B図及び第1C
図に示される態様のものとは異なり、両方の伝導
体中に孔の形成が起つてしまう。伝導体としては
箔及び他の薄いシートを使用することができ、そ
してこの伝導体はその完全な形状を保有するもの
である。また先行技術によるものと比較して、第
1C図及び第2C図に示される態様の物品はその
通路において伝導体部分に対して小さなひずみし
か有さない。先行技術による第3C図に示された
伝導通路の形成に当つて起きる誘電体の変形は、
本発明の態様のものよりも大きい残留ひずみを引
き起すことになる。また一般に機械ドリルによる
孔あけで実用的に形成させることができる最も小
さい孔は325ミクロンのオーダーのものである。
これと対比して本発明において用いられる好まし
い化学的エツチング技法では伝導体層中の孔はか
なり小さい例えば25〜250ミクロンの範囲のもの
にすることができる。勿論のことであるがもし必
要であればより大きい孔を形成させることもでき
る。
第4図は本発明で有用なプラズマエツチング装
置の略図である。この装置は入口121及び出口
122を有する室120からなり、この出口から
プラズマガスがポンプで取り出される。この室1
20の内部には慣用のラジオ周波数発生127に
導体126で接続されてラジオ周波数の電力が供
給された電極(陽極)及び接地された電極124
が設けられている。エツチングされるべき材料は
電極123及び124の間に置かれる。この室の
中にプラズマガスが導入された後でよく知られた
原理に従つてガスプラズマを発生させるために発
生器127が作動される。プラズマエツチング装
置のブランソン・プラズマ・エツチヤー・モデル
7411(Branson Plasma Etcher Model7411)を
用いての、銅が伝導体であり、ポリイミドが誘電
体である複合材に対する好ましい操作条件の一組
を示すと次の通りである。
RF出力 >2000ワツト RF出力密度 >0.06ワツト/平方インチ 操作圧力 >10ミクロン ガス組成 容積で50/50→10/90のCF4
O2 ガス流速 >150c.c./分 RF周波数 13.56MHz パートバイアス 陽極、陰極又はプラズマポテ
ンシヤル 排気速度 >245CFM 本発明の方法は殊に多層の回路構成要素の形成
に適用されるものである。例示的に述べれば、誘
電体層を貫いて1つの導電性通路が完成したあと
で、新たな誘電体層を少くとも1つの伝導体層に
施すことができ、そしてこの誘電体層の上に新た
な伝導体層を施すことができるのである。この新
たな誘電体層と伝導体層とは導電性の貫通孔を有
する物品へ同時に施すことができる。すなわち、
事前に処理して少くとも1つの貫通孔を形成させ
ておいた伝導体層の上に誘電体層と伝導体層との
複合体を積層することができる。そのあとで、新
たに施した誘電体層を貫いてこれまでに開示した
技法に従つて伝導性通路が形成される。
本発明の方法を更に説明するために次の実施例
を示す。他に例示のない限りすべての部とパーセ
ントは重量によるものとする。
実施例 1 0.006インチ(0.01524cm)の厚さで6″×
6″(15.24cm×15.24cm)の大きさのパイララツクス
(Pyralux) LF−9111(デユポン社製)のパネ
ルに、その片面に回路パターンを作り、他の面の
銅箔にリストン(Riston) 215Rを用い米国特
許第3469982号明細書に記載の方法に従つて10ミ
ル(0.0254cm)の直径の孔を作つた。この孔はこ
の10ミルの孔があけられる銅箔と回路パターンが
作られる側の上の箔との間に貫通孔が形成される
ような場所に符合して位置せしめられる。アルミ
ニウム板に接続がなされる場合には、回路側の銅
箔は除かれる。パネルの回路パターンの側は次い
で0.002インチ(0.0057cm)厚さのパイララツク
ス(Pyralux) WA接着剤を用い、積層プレス
中で350psiの圧力、350〓(176.7℃)の温度で45
分間プレスしてアルミニウム板に積層される。
この部品は次いでブランソン・プラズマ・エツ
チヤー・モデル7411のプラズマエツチング室中で
プラズマによるエツチングに付される。この装置
において基礎圧力が50ミクロンになる迄減圧し次
いで容積でO2が70%、CF4が29%、アルゴンが1
%よりなるガスが室の圧力が200ミクロンに達す
る迄導入された。ポンプ速度は550CFMであり、
ガス流速は750c.c./分であると概算した。RF出力
をオンにして3800ワツトの所に70分の間セツトし
た。このアルミニウムの板はバツクの回路パター
ンをプラズマから保護するマスクとして働く。
0.01インチ(0.0254cm)の孔があけられた銅箔は
パネルの他の側でプラズマに対するマスクとして
働き、銅箔中に作られた孔のところでのみエツチ
ングが生じるようにした。プラズマは0.003イン
チ(0.0076cm)の誘電体を貫いて金属箔回路パタ
ーンと接触するに至るまでエツチングするか、又
は0.005インチ(0.0127cm)の誘電体を貫いてア
ルミニウム板に到達するに到るまでエツチングす
る。
張り出し部分は次いでこのパネルを積層用のプ
レス中に置いてつぶされる。圧力を平均化させる
ための厚紙のシートを片持ちばりと共に銅箔の隣
りに置いた。この厚紙の上にシリコンゴム製のパ
ツドを置きその上に鋼製の当て板を置いた。
18000psiの圧力を10秒間加えて張り出し部分を孔
の中に押しつぶした。次いで米国特許第3469982
号明細書記載の慣用の描画とエツチングの技法を
用いて銅箔中に回路のパターンが作られる。相互
の連結を増大させるために、このパネルは60/40
の錫/鉛のはんだの中に500〓(260℃)で5秒間
浸潰されこの連結をはんだづで被覆する。
実施例 2 プラズマエツチングに先立つてパネルの回路パ
ターンの側をアルミニウム板に代えて銅張りガラ
スエポキシ板に積層したことだけが異なる上記の
やり方で張り出し部分をパネル中に形成させ、こ
れをつぶした。プラズマエツチング上押しつぶし
の後でこのパネルは硫酸銅の鍍金浴中で30分間
30ASFでそして錫/鉛フルオロボーレート浴中
で15分間15ASFで回路パターンのメツを行ない、
上部伝導層と下部伝導層との間の連絡結合を増大
させた。そして最後にメツキ操作時に用いたレジ
ストをはがし取り、上部表面に回路パターンを形
成させるための慣用の技法を用いバツクグラウン
ドの銅をエツチングした。
実施例 3 0.006インチ(0.1524cm)の厚さで6″×6″(15.24
cm×15.24cm)の大きさのパイララツクス −
9111積層材(デユポン社製)であつて、その銅箔
の双方に3から15ミル(0.0076〜0.038cm)の範
囲の孔を写真平版法によつて形成したものを用い
た。このパネルを実施例1に記載した方法及び装
置を用いてプラズマでエツチングしてパネルの両
側の銅箔に張り出しの部分を形成させた。この張
り出しの部分を形成させた。この張り出し部分を
孔の中に押しつぶし、この銅箔の両方に回路パタ
ーンを形成させ、そして実施例1に記載したよう
にして相互の結合を増大させた。
実施例 4 ケブラー(Kevlar) の織物にエポシ樹脂を
含浸させその両側面に0.0014インチの銅箔を接着
させた厚さ0.004インチ(0.0102cm)の積層体に、
その両側面をリストン(Riston) 215Rで被覆
した。その両銅箔に米国特許第3469982号明細書
に記載の慣用の技法を用いて0.010インチ
(0.0254cm)と0.005インチ(0.0127cm)の孔を写
真平版法によつて形成させた。このパネルを実施
例1に記載した方法及び装置を用いてプラズマエ
ツチングしてパネルの両側面の銅箔の張り出し部
分を形成させた。この張り出し部分を孔の中に押
しつぶし、この銅箔の両方に回路パターンを形成
させ、そして実施例1に記載したようにして相互
の結合を増大させた。
【図面の簡単な説明】
第1A図は本発明の実施の態様を示す複合物品
の断面図であり、第1B図は第1A図に示された
物品であつて、誘電体層を貫いてエツチングによ
つて付加的に孔が形成されている断面図であり、
第1C図は第1B図に示された物品であつて、誘
電体層中の孔へ導電体層が変形されて入りこんで
いることを示す断面図であり、第2A図は本発明
の別の実施の態様を示す複合物品の断面図であ
り、第2B図は第2A図の物品であつて、誘電体
層中にエツチングによつて付加的に孔が形成され
ている断面図であり、第2C図は第2B図に示さ
れた物品であつて、その誘電体層中の孔へ導電体
層が変形されて入りこんでいることを示す断面図
であり、第3A図は従来技術による複合物品であ
つて、この複合物品を貫いて孔が設けられている
断面図であり、第3B図は第3A図の物品であつ
て誘電体層中に拡大された孔が付加されている断
面図であり、第3C図は第3B図に示された物品
であつて、その孔の中へ導電体層が変形されて入
りこんでいることを示す断面図であり、第4図は
本発明の実施に有用なプラズマ装置の略図であ
る。

Claims (1)

  1. 【特許請求の範囲】 1 2つの伝導体層の間にはさまれた誘電体層中
    に導電性通路を形成するための方法であつて、 (a) 誘電体層からは実質的に何らの物質を取り去
    ることなく上記の伝導体層のうちの少くとも1
    つを完全に貫いて環状の孔を形成させ、 (b) この孔を通してこの誘電体層にプラズマエツ
    チングを行ない、それによつて伝導体層の間の
    誘電体層を完全に貫通して通路を形成させ、そ
    してそれによつて伝導体層はその伝導体層中の
    孔に近接した誘電体物質のところをアンダーカ
    ツトし、 (c) このアンダーカツトした伝導体層を他の伝導
    体層の方向に向つて変形させて互いに接触さ
    せ、そして (d) この2つの伝導体層の間に上記の通路を通つ
    て導電性通路を形成させる ことからなる方法。 2 工程(a)において1つの伝導体層にのみ孔を形
    成させる特許請求の範囲第1項に記載の方法。 3 工程(a)において形成された孔をその中に有し
    ない伝導体層が3.0ミルよりも大きくない厚さを
    有する特許請求の範囲第2項に記載の方法。 4 伝導体層が銅である特許請求の範囲第2項に
    記載の方法。 5 工程(a)において重合体誘電体層の両側の伝導
    体層中に孔を形成させ、工程(b)において伝導体層
    中の両側の孔を通して誘電体層をプラズマエツチ
    ングし、そして工程(c)において両方の伝導体層を
    互いの方向に変形させる特許請求の範囲第1項に
    記載の方法。 6 工程(d)における電気的接続が2つの伝導体層
    の接触によつて形成される特許請求の範囲第1項
    に記載の方法。 7 工程(d)における電気的接続の形成が導電体材
    料の電気メツキ、はんだづけまたは溶接によつて
    確実にされる特許請求の範囲第1項に記載の方
    法。 8 工程(a)において複数個の孔が同時に形成さ
    れ、そして工程(b)において複数個の通路が同時に
    形成される特許請求の範囲第1項に記載の方法。 9 誘電体層が少なくとも1ミルの厚さを有する
    特許請求の範囲第1項に記載の方法。 10 工程(c)及び工程(d)が実質的に同時に行なわ
    れる特許請求の範囲第1項に記載の方法。 11 2つの銅の伝導体層の間にはさまれた誘電
    体層を貫いた導電性通路を形成するための方法で
    あつて、 (a) 誘電体層からは実質的に何らの物質を取り去
    ることなく化学的エツチングによつて銅の伝導
    体層の1つを完全に貫いて孔を形成させ、 (b) この孔を通して重合体の誘電体層にプラズマ
    エツチングを行ない、それによつて伝導体層を
    完全に貫通して通路を形成させ、そして銅の伝
    導体層の1つはその銅の伝導体層中の孔に近接
    した誘電体物質のところをアンダーカツトし、 (c) このアンダーカツトされた銅の伝導体層を第
    2の銅の伝導体層の方向に向つて変形させ互い
    に接触させ、そして (d) この2つの銅の伝導体層の間に上記の通路を
    通して電気的接続を形成させる 特許請求の範囲第1項に記載の方法。 12 複数の伝導体層の間に交互にはさまれた複
    数の誘電体層中に導電性通路を形成するための方
    法であつて、 (イ) 2つの伝導体層の間にはさまれた誘電体層か
    らなるものに対して、 (a) 誘電体層からは実質的に何らの物質を取り
    去ることなく上記の伝導体層のうちの少くと
    も1つを完全に貫いて孔を形成させ、 (b) この孔を通してこの誘電体層にプラズマエ
    ツチングを行ない、それによつて伝導体層の
    間の誘電体層を完全に貫通して通路を形成さ
    せ、そしてそれによつて伝導体層はその伝導
    体層中の孔に近接した誘電体物質のところを
    アンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝
    導体層の方向に向つて変形させて互いに接触
    させ、そして (d) この2つの伝導体層の間に上記の通路を通
    つて導電性通路を形成させ、次に (ロ) 新たな誘電体層と新たな伝導体層とを、伝導
    体層のうちの1つにこの新たな誘電体層が2つ
    の伝導体層によつてはさまれるように適用し、
    次いで下記の工程 (a′) 新たな誘電体層からは実質的に何らの
    物質を取り去ることなくこの新たな伝導体層
    を完全に貫いて孔を形成させ、 (b′) この孔を通してこの新たな誘電体層に
    プラズマエツチングを行ない、それによつて
    伝導体層の間の新たな誘電体層を完全に貫通
    して通路を形成させ、そしてそれによつてこ
    の新たな伝導体層はその新たな伝導体層中の
    孔に近接した誘電体物質のところをアンダー
    カツトし、 (c′) このアンダーカツトした新たな伝導体
    層をもう一方の伝導体層の方向に向つて変形
    させて互いに接触させ、そして (d′) この2つの伝導体層の間に上記の通路
    を通つて導電性通路を形成させる ことからなる方法。
JP59255163A 1983-12-05 1984-12-04 伝導性貫通孔の形成法 Granted JPS60138992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/558,309 US4472238A (en) 1983-12-05 1983-12-05 Process using plasma for forming conductive through-holes through a dielectric layer
US558309 1983-12-05

Publications (2)

Publication Number Publication Date
JPS60138992A JPS60138992A (ja) 1985-07-23
JPH0141272B2 true JPH0141272B2 (ja) 1989-09-04

Family

ID=24229045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255163A Granted JPS60138992A (ja) 1983-12-05 1984-12-04 伝導性貫通孔の形成法

Country Status (7)

Country Link
US (1) US4472238A (ja)
EP (1) EP0144943B1 (ja)
JP (1) JPS60138992A (ja)
AU (1) AU567989B2 (ja)
BR (1) BR8406129A (ja)
CA (1) CA1214570A (ja)
DE (1) DE3482546D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4797178A (en) * 1987-05-13 1989-01-10 International Business Machines Corporation Plasma etch enhancement with large mass inert gas
US4735820A (en) * 1987-05-18 1988-04-05 International Business Machines Corporation Removal of residual catalyst from a dielectric substrate
EP0393381B1 (en) * 1989-04-17 1995-11-08 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US4959119A (en) * 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
JPH0779188B2 (ja) * 1990-05-31 1995-08-23 カシオ計算機株式会社 両面配線基板の製造方法
US5189261A (en) * 1990-10-09 1993-02-23 Ibm Corporation Electrical and/or thermal interconnections and methods for obtaining such
ATE135521T1 (de) * 1992-06-15 1996-03-15 Heinze Dyconex Patente Verfahren zur herstellung von substraten mit durchführungen
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
US6183064B1 (en) 1995-08-28 2001-02-06 Lexmark International, Inc. Method for singulating and attaching nozzle plates to printheads
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US6158843A (en) * 1997-03-28 2000-12-12 Lexmark International, Inc. Ink jet printer nozzle plates with ink filtering projections
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
US6283584B1 (en) 2000-04-18 2001-09-04 Lexmark International, Inc. Ink jet flow distribution system for ink jet printer
US6655964B2 (en) 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6595787B2 (en) * 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
CN116347768B (zh) * 2023-03-29 2023-08-11 浙江振有电子股份有限公司 一种pcb多层板件钻孔连通方法及设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364300A (en) * 1965-03-19 1968-01-16 Texas Instruments Inc Modular circuit boards
US3557446A (en) * 1968-12-16 1971-01-26 Western Electric Co Method of forming printed circuit board through-connections
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
GB1497312A (en) * 1975-10-22 1978-01-05 Int Computers Ltd Production of printed circuit arrangements
US4012307A (en) * 1975-12-05 1977-03-15 General Dynamics Corporation Method for conditioning drilled holes in multilayer wiring boards
JPS52104066A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Selective etching method of thermosetting organic materials
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
DE2754526C2 (de) * 1977-12-07 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung des Kathodensystems eines Röntgen- oder Gammastrahlenkonverters
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS5596655A (en) * 1979-01-18 1980-07-23 Sharp Corp Method of fabricating semiconductor device
US4289573A (en) * 1979-03-30 1981-09-15 International Business Machines Corporation Process for forming microcircuits
US4277321A (en) * 1979-04-23 1981-07-07 Bell Telephone Laboratories, Incorporated Treating multilayer printed wiring boards
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide

Also Published As

Publication number Publication date
US4472238A (en) 1984-09-18
CA1214570A (en) 1986-11-25
EP0144943A2 (en) 1985-06-19
EP0144943B1 (en) 1990-06-13
BR8406129A (pt) 1985-09-24
AU3628084A (en) 1985-06-13
DE3482546D1 (de) 1990-07-19
JPS60138992A (ja) 1985-07-23
EP0144943A3 (en) 1986-10-22
AU567989B2 (en) 1987-12-10

Similar Documents

Publication Publication Date Title
US4472238A (en) Process using plasma for forming conductive through-holes through a dielectric layer
US4965702A (en) Chip carrier package and method of manufacture
US4517050A (en) Process for forming conductive through-holes through a dielectric layer
JP4322402B2 (ja) プリント配線基板及びその製造方法
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
EP0228694A2 (en) Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4635358A (en) Method for forming electrically conductive paths through a dielectric layer
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
JPH07176862A (ja) 印刷配線板の製造方法
EP0146061B1 (en) Liquid chemical process for forming conductive through-holes through a dielectric layer
US4769269A (en) Article containing conductive through-holes
US6203652B1 (en) Method of forming a via in a substrate
JP2003179321A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JPH11204942A (ja) 多層配線板の製造方法
JP3048360B1 (ja) 両面プリント配線板およびその製造方法
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2003007777A (ja) フィルムキャリア及びその製造方法
JPH06140739A (ja) 小径スルーホールおよび小径バイヤホールの形成法
JP3750603B2 (ja) 半導体装置用基板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JP3410137B2 (ja) プリント配線基板の製造方法
JPH01137693A (ja) プリント基板の製造方法
JPS59208897A (ja) 多層印刷配線板の製造方法
JPH04314378A (ja) 印刷配線板及びその製造法