JPH0142530B2 - - Google Patents

Info

Publication number
JPH0142530B2
JPH0142530B2 JP58183712A JP18371283A JPH0142530B2 JP H0142530 B2 JPH0142530 B2 JP H0142530B2 JP 58183712 A JP58183712 A JP 58183712A JP 18371283 A JP18371283 A JP 18371283A JP H0142530 B2 JPH0142530 B2 JP H0142530B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
level
diode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58183712A
Other languages
Japanese (ja)
Other versions
JPS6075122A (en
Inventor
Kenzo Tsun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58183712A priority Critical patent/JPS6075122A/en
Publication of JPS6075122A publication Critical patent/JPS6075122A/en
Publication of JPH0142530B2 publication Critical patent/JPH0142530B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、レベルシフト量を任意に設定可能
なレベルシフト回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a level shift circuit that can arbitrarily set a level shift amount.

第1図のA及びBは従来のレベルシフト回路を
示す。Aに示す回路は、電源端子2と基準電位点
との間にトランジスタ4及び抵抗6を接続したも
のであり、トランジスタ4のベースに形成された
入力端子8にレベルシフトすべき入力電圧を与え
ると、エミツタに形成された出力端子10からレ
ベルシフト出力が取り出される。
A and B in FIG. 1 show conventional level shift circuits. The circuit shown in A has a transistor 4 and a resistor 6 connected between a power supply terminal 2 and a reference potential point, and when an input voltage to be level shifted is applied to an input terminal 8 formed at the base of the transistor 4. , a level shift output is taken out from an output terminal 10 formed on the emitter.

また、Bに示す回路は、電源端子2と基準電位
点との間に定電流源12、ダイオード14及び定
電流源16が接続されるとともに、ダイオード1
4に可変抵抗18が接続されたものであり、ダイ
オード14のアノード側に形成された入力端子2
0にレベルシフトすべき入力電圧を与えると、可
変抵抗18に形成された出力端子22からレベル
シフト出力を取り出すことができる。
Further, in the circuit shown in B, a constant current source 12, a diode 14, and a constant current source 16 are connected between the power supply terminal 2 and the reference potential point, and the diode 1
A variable resistor 18 is connected to the input terminal 2 formed on the anode side of the diode 14.
When an input voltage to be level-shifted to 0 is applied, a level-shifted output can be taken out from the output terminal 22 formed on the variable resistor 18.

ところで、Aに示す回路では、トランジスタ4
のベース・エミツタ間に生じる順方向降下電圧
VFのレベルシフトが可能であり、また、Bに示
す回路では、順方向降下電圧VFの範囲でレベル
シフト量の調整が可能であり、何れの回路におい
ても、前記順方向降下電圧VFを越える任意のレ
ベルシフト量を設定することができない。
By the way, in the circuit shown in A, transistor 4
The forward voltage drop that occurs between the base and emitter of
It is possible to level shift V F , and in the circuit shown in B, the level shift amount can be adjusted within the range of the forward drop voltage V F , and in any circuit, the forward drop voltage V F It is not possible to set an arbitrary level shift amount exceeding .

そこで、この発明は、レベルシフト量を任意に
調整可能にしたレベルシフト回路の提供を目的と
する。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a level shift circuit in which the amount of level shift can be arbitrarily adjusted.

即ち、この発明のレベルシフト回路は、第1及
び第2のトランジスタ32,34からなる差動対
が設置され、前記第1のトランジスタから出力を
取り出すとともに、前記第2のトランジスタのベ
ースに帰還する第3のトランジスタ38が設置さ
れ、この第3のトランジスタに流れる電流を第1
の抵抗50を介して引き込む第4のトランジスタ
40が設置された差動増幅器30と、ダイオード
61に抵抗58,60を接続して電圧を発生さ
せ、前記ダイオードのアノード側の電圧を前記第
1のトランジスタのベースに加えるとともに、前
記ダイオードのカソード側の電圧を前記第1の抵
抗を介して前記第2のトランジスタのベースに加
えるレベル設定回路と56と、任意の電流能力を
持ち前記第1のトランジスタから出力を取り出す
第5のトランジスタ64と、この第5のトランジ
スタに対応した電流能力を持ち前記第4のトラン
ジスタに流れる電流に対応した電流を引き込む第
6のトランジスタ66とを第2の抵抗68を介し
て接続し、この第2の抵抗の一端側にレベルシフ
トすべき入力信号を加え、その他端側から第1及
び第2の抵抗の抵抗比並びに前記第5及び第6の
トランジスタの前記電流能力に応じて定まるレベ
ルシフト量を持つ出力信号を取り出す出力回路
(倍率設定回路62)とを備えたものである。
That is, in the level shift circuit of the present invention, a differential pair consisting of first and second transistors 32 and 34 is installed, and the output is taken out from the first transistor and fed back to the base of the second transistor. A third transistor 38 is installed to transfer the current flowing through the third transistor to the first transistor.
A voltage is generated by connecting a differential amplifier 30 with a fourth transistor 40 that draws in through a resistor 50, and a diode 61 with resistors 58 and 60. a level setting circuit 56 that applies the voltage to the base of the transistor and also applies the voltage on the cathode side of the diode to the base of the second transistor via the first resistor; A fifth transistor 64 that takes out an output from the fifth transistor, and a sixth transistor 66 that has a current capacity corresponding to the fifth transistor and draws a current corresponding to the current flowing through the fourth transistor are connected to a second resistor 68. The input signal to be level shifted is applied to one end of the second resistor, and the resistance ratio of the first and second resistors and the current capacity of the fifth and sixth transistors are connected from the other end. The output circuit includes an output circuit (magnification setting circuit 62) that takes out an output signal having a level shift amount determined according to the output signal.

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第2図は、この発明のレベルシフト回路の実施
例を示す。
FIG. 2 shows an embodiment of the level shift circuit of the present invention.

差動増幅器30には、第1のトランジスタ32
及び第2のトランジスタ34からなる差動対が設
置され、この差動対には能動負荷としてのトラン
ジスタ36及びダイオード44が接続されている
とともに、定電流源48が接続されている。そし
て、前記差動対の出力を取り出すとともにトラン
ジスタ34のベースに帰還するために第3のトラ
ンジスタ38が設置され、トランジスタ38のベ
ースがトランジスタ32のコレクタに接続されて
いる。トランジスタ38のコレクタはトランジス
タ34のベースに接続されるとともに、第1の抵
抗50を介して第4のトランジスタ40のコレク
タに接続されている。また、トランジスタ38と
ベースが共通に接続されたトランジスタ42が設
置されており、このトランジスタ42のコレクタ
はトランジスタ40のベースに接続され、トラン
ジスタ40のベース・エミツタ間にはダイオード
46が接続されている。したがつて、差動増幅器
30は、直流全帰還増幅器を構成している。
The differential amplifier 30 includes a first transistor 32
A differential pair consisting of a transistor 36 and a second transistor 34 is installed, and a transistor 36 and a diode 44 as an active load are connected to this differential pair, and a constant current source 48 is also connected. A third transistor 38 is provided to take out the output of the differential pair and feed it back to the base of the transistor 34, and the base of the transistor 38 is connected to the collector of the transistor 32. The collector of the transistor 38 is connected to the base of the transistor 34, and is also connected to the collector of the fourth transistor 40 via a first resistor 50. Further, a transistor 42 whose base is commonly connected to the transistor 38 is installed, the collector of this transistor 42 is connected to the base of the transistor 40, and a diode 46 is connected between the base and emitter of the transistor 40. . Therefore, the differential amplifier 30 constitutes a DC full feedback amplifier.

この差動増幅器30の一方の入力部、即ちトラ
ンジスタ32のベースには、電源端子52から駆
動電圧VCCが印加される電源ラインと、接地され
る基準電位点端子54が形成された基準電位ライ
ンとの間には、基準レベルを設定するためのレベ
ル設定回路56が設置されている。このレベル設
定回路56は、抵抗58,60及びダイオード6
1で構成され、ダイオード61に発生する順方向
降下電圧VFによつて基準レベルが得られる。即
ち、ダイオード61のアノード側の電圧がトラン
ジスタ32のベースに加えられ、また、ダイオー
ド61のカソード側の電圧が抵抗50を介してト
ランジスタ34のベースに加えられている。
One input part of the differential amplifier 30, that is, the base of the transistor 32, includes a power supply line to which a drive voltage V CC is applied from a power supply terminal 52, and a reference potential line in which a grounded reference potential point terminal 54 is formed. A level setting circuit 56 for setting a reference level is installed between the two. This level setting circuit 56 includes resistors 58, 60 and a diode 6.
1, and the reference level is obtained by the forward drop voltage V F generated in the diode 61. That is, the voltage on the anode side of the diode 61 is applied to the base of the transistor 32, and the voltage on the cathode side of the diode 61 is applied to the base of the transistor 34 via the resistor 50.

そして、差動増幅器30の出力側には、レベル
シフト倍率を設定し、その倍率によつて得られる
レベルシフト量を持つ出力信号を取り出す出力回
路を成す倍率設定回路62が設置されている。こ
の倍率設定回路62は第5のトランジスタ64、
第6のトランジスタ66及び第2の抵抗68で構
成されており、抵抗68の両端には、レベルシフ
トすべき入力信号を加え、レベルシフトされた出
力信号を取り出すための入出力端子として端子7
0A,70Bが形成されている。
A magnification setting circuit 62 is installed on the output side of the differential amplifier 30, which serves as an output circuit for setting a level shift magnification and extracting an output signal having a level shift amount obtained by the magnification. This magnification setting circuit 62 includes a fifth transistor 64,
It is composed of a sixth transistor 66 and a second resistor 68. An input signal to be level-shifted is applied to both ends of the resistor 68, and a terminal 7 is used as an input/output terminal for taking out the level-shifted output signal.
0A and 70B are formed.

以上の構成において、動作を説明する。 In the above configuration, the operation will be explained.

抵抗50,68の抵抗値をRa、Rb、両者の抵
抗比をRb/Raとし、ベースが共通にされたトラ
ンジスタ38,42の電流能力を同一、カレント
ミラー回路を構成しているトランジスタ40及び
ダイオード46の電流能力も同一に設定するとと
もに、トランジスタ64はトランジスタ38,4
2に対してエミツタ面積をN倍に、また、トラン
ジスタ66もトランジスタ40に対してエミツタ
面積をN倍にすることにより、各トランジスタ6
4,66にはトランジスタ42,40に対してN
倍の電流能力が設定される。
The resistance values of the resistors 50 and 68 are Ra and Rb, the resistance ratio of both is Rb/Ra, the current capacity of the transistors 38 and 42 having a common base is the same, and the transistor 40 and the diode forming a current mirror circuit The current capacity of the transistors 46 and 46 are also set to be the same, and the transistor 64 is set to the same current capacity as the transistors 38 and 4.
By increasing the emitter area of the transistor 66 by N times that of the transistor 40, and by increasing the emitter area of the transistor 66 by N times that of the transistor 40.
4 and 66 have N for transistors 42 and 40.
Double current capacity is set.

そして、ダイオード61に発生する順方向降下
電圧VFと等しい電圧が抵抗50に発生するよう
に差動出力電流がトランジスタ38,42に流れ
るとき、トランジスタ32,34が平衡状態とな
る。
Then, when the differential output current flows through the transistors 38 and 42 so that a voltage equal to the forward voltage drop V F generated in the diode 61 is generated in the resistor 50, the transistors 32 and 34 are in a balanced state.

ところで、トランジスタ64,66のエミツタ
面積は、トランジスタ42,40のそれに対して
N倍に設定されているので、トランジスタ42に
流れる電流をI0とすると、トランジスタ64,6
6には電流I0のN倍の電流N・I0が流れる。この
電流N・I0が抵抗68に流れるので、端子70
A,70Bにはレベルシフト量VLが設定され、
このレベルシフト量VLは、 VL=VF・Rb/Ra・N ……(1) となる。このように、レベルシフト量VLは、抵
抗比Rb/Raと、倍率Nで表されるトランジスタ
64,66に設定された電流能力との積に比例し
たものとなり、その値はトランジスタ64,66
の電流能力、抵抗50,68の抵抗値等の回路条
件に応じて任意の値に設定される。
By the way, the emitter area of the transistors 64 and 66 is set to N times that of the transistors 42 and 40, so if the current flowing through the transistor 42 is I0 , the area of the emitters of the transistors 64 and 6
6, a current N·I 0 which is N times the current I 0 flows. Since this current N・I 0 flows through the resistor 68, the terminal 70
A level shift amount V L is set in A and 70B,
This level shift amount V L is as follows: V L =V F ·Rb/Ra·N (1). In this way, the level shift amount V L is proportional to the product of the resistance ratio Rb/Ra and the current capacity set for the transistors 64 and 66 expressed by the multiplication factor N, and the value is
It is set to an arbitrary value depending on circuit conditions such as the current capacity of the resistors 50 and 68 and the resistance values of the resistors 50 and 68.

そこで、抵抗68の一端側に端子70Aからレ
ベルシフトすべき入力信号を加えると、抵抗68
に設定されているレベルシフト量VLでレベルシ
フトされた出力信号がその他端側の端子70Bを
通して取り出される。また、端子70Bにレベル
シフトすべき入力信号を加えた場合にも、レベル
シフト量VLでレベルシフトされた出力信号を端
子70Aから取り出すことができる。
Therefore, if an input signal to be level shifted is added from the terminal 70A to one end of the resistor 68, the resistor 68
The output signal level-shifted by the level shift amount V L set at , is taken out through the terminal 70B on the other end side. Furthermore, even when an input signal to be level-shifted is applied to the terminal 70B, an output signal level-shifted by the level shift amount V L can be taken out from the terminal 70A.

以上説明したように、この発明によれば、ダイ
オードの順方向降下電圧を基準にして第1及び第
2の抵抗の抵抗比並びに第5及び第6のトランジ
スタの電流能力に応じて任意のレベルシフト量を
設定でき、レベルシフトすべき入力信号を第2の
抵抗の一端側に加え、その他端側から任意の前記
レベルシフト量を持つ出力信号を取り出すことが
できる。
As explained above, according to the present invention, an arbitrary level shift can be performed according to the resistance ratio of the first and second resistors and the current capacity of the fifth and sixth transistors based on the forward voltage drop of the diode. An input signal to be level shifted can be applied to one end of the second resistor, and an output signal having an arbitrary level shift amount can be taken out from the other end.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のレベルシフト回路を示す回路
図、第2図はこの発明のレベルシフト回路の実施
例を示す回路図である。 30……差動増幅器、32……第1のトランジ
スタ、34……第2のトランジスタ、38……第
3のトランジスタ、40……第4のトランジス
タ、50……第1の抵抗、56……レベル設定回
路、58,60……抵抗、61……ダイオード、
62……倍率設定回路(出力回路)、64……第
5のトランジスタ、66……第6のトランジス
タ、68……第2の抵抗。
FIG. 1 is a circuit diagram showing a conventional level shift circuit, and FIG. 2 is a circuit diagram showing an embodiment of the level shift circuit of the present invention. 30... Differential amplifier, 32... First transistor, 34... Second transistor, 38... Third transistor, 40... Fourth transistor, 50... First resistor, 56... Level setting circuit, 58, 60...Resistor, 61...Diode,
62... Magnification setting circuit (output circuit), 64... Fifth transistor, 66... Sixth transistor, 68... Second resistor.

Claims (1)

【特許請求の範囲】 1 第1及び第2のトランジスタからなる差動対
が設置され、前記第1のトランジスタから出力を
取り出すとともに、前記第2のトランジスタのベ
ースに帰還する第3のトランジスタが設置され、
この第3のトランジスタに流れる電流を第1の抵
抗を介して引き込む第4のトランジスタが設置さ
れた差動増幅器と、 ダイオードに抵抗を接続して電圧を発生させ、
前記ダイオードのアノード側の電圧を前記第1の
トランジスタのベースに加えるとともに、前記ダ
イオードのカソード側の電圧を前記第1の抵抗を
介して前記第2のトランジスタのベースに加える
レベル設定回路と、 任意の電流能力を持ち前記第1のトランジスタ
から出力を取り出す第5のトランジスタと、この
第5のトランジスタに対応した電流能力を持ち前
記第4のトランジスタに流れる電流に対応した電
流を引き込む第6のトランジスタとを第2の抵抗
を介して接続し、この第2の抵抗の一端側にレベ
ルシフトすべき入力信号を加え、その他端側から
第1及び第2の抵抗の抵抗比並びに前記第5及び
第6のトランジスタの前記電流能力に応じて定ま
るレベルシフト量を持つ出力信号を取り出す出力
回路とを備えたことを特徴とするレベルシフト回
路。
[Claims] 1. A differential pair consisting of a first and a second transistor is installed, and a third transistor is installed that takes out an output from the first transistor and returns to the base of the second transistor. is,
A differential amplifier is installed with a fourth transistor that draws the current flowing through the third transistor through the first resistor, and a resistor is connected to the diode to generate a voltage.
a level setting circuit that applies a voltage on the anode side of the diode to the base of the first transistor and applies a voltage on the cathode side of the diode to the base of the second transistor via the first resistor; a fifth transistor that has a current capacity corresponding to the fifth transistor and draws an output from the first transistor; and a sixth transistor that has a current capacity corresponding to the fifth transistor and draws a current corresponding to the current flowing through the fourth transistor. are connected via a second resistor, an input signal to be level shifted is applied to one end of the second resistor, and the resistance ratio of the first and second resistors and the fifth and fifth resistors are determined from the other end. and an output circuit that takes out an output signal having a level shift amount determined according to the current capacity of the transistor No. 6.
JP58183712A 1983-10-01 1983-10-01 Level shift circuit Granted JPS6075122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58183712A JPS6075122A (en) 1983-10-01 1983-10-01 Level shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58183712A JPS6075122A (en) 1983-10-01 1983-10-01 Level shift circuit

Publications (2)

Publication Number Publication Date
JPS6075122A JPS6075122A (en) 1985-04-27
JPH0142530B2 true JPH0142530B2 (en) 1989-09-13

Family

ID=16140636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58183712A Granted JPS6075122A (en) 1983-10-01 1983-10-01 Level shift circuit

Country Status (1)

Country Link
JP (1) JPS6075122A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661358B2 (en) * 1990-10-04 1997-10-08 日本電気株式会社 Level shift circuit

Also Published As

Publication number Publication date
JPS6075122A (en) 1985-04-27

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
US4437023A (en) Current mirror source circuitry
JPS5810008B2 (en) Butsuyuburuzoufukuki
JPH0770935B2 (en) Differential current amplifier circuit
JPH0682308B2 (en) Current source circuit layout
JP3162732B2 (en) Amplifier circuit
EP0110720B1 (en) Current mirror circuit
JPH0671190B2 (en) Integrated variable capacitive reactance circuit
JPS6333726B2 (en)
JP2591853B2 (en) Clamp circuit
JPS6037484B2 (en) current stabilization circuit
EP0384710B1 (en) Amplifier circuit operable at low power source voltage
JPH0370926B2 (en)
JPH0434567Y2 (en)
JPS6223612A (en) Temperature compensation type current switch circuit
JP2848330B2 (en) Current mirror circuit
JP2793194B2 (en) Constant current circuit
KR830001932B1 (en) Amplification circuit
JP3146088B2 (en) Variable reactance circuit
JP2680748B2 (en) Coupling capacitance circuit
JPH0316644B2 (en)
JPS6223164Y2 (en)
JP2781850B2 (en) Variable gain amplifier circuit
JP2550241B2 (en) Floating power supply circuit
JPS6160603B2 (en)