JPH0142530B2 - - Google Patents
Info
- Publication number
- JPH0142530B2 JPH0142530B2 JP58183712A JP18371283A JPH0142530B2 JP H0142530 B2 JPH0142530 B2 JP H0142530B2 JP 58183712 A JP58183712 A JP 58183712A JP 18371283 A JP18371283 A JP 18371283A JP H0142530 B2 JPH0142530 B2 JP H0142530B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- level
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、レベルシフト量を任意に設定可能
なレベルシフト回路に関する。
なレベルシフト回路に関する。
第１図のＡ及びＢは従来のレベルシフト回路を
示す。Ａに示す回路は、電源端子２と基準電位点
との間にトランジスタ４及び抵抗６を接続したも
のであり、トランジスタ４のベースに形成された
入力端子８にレベルシフトすべき入力電圧を与え
ると、エミツタに形成された出力端子１０からレ
ベルシフト出力が取り出される。
示す。Ａに示す回路は、電源端子２と基準電位点
との間にトランジスタ４及び抵抗６を接続したも
のであり、トランジスタ４のベースに形成された
入力端子８にレベルシフトすべき入力電圧を与え
ると、エミツタに形成された出力端子１０からレ
ベルシフト出力が取り出される。
また、Ｂに示す回路は、電源端子２と基準電位
点との間に定電流源１２、ダイオード１４及び定
電流源１６が接続されるとともに、ダイオード１
４に可変抵抗１８が接続されたものであり、ダイ
オード１４のアノード側に形成された入力端子２
０にレベルシフトすべき入力電圧を与えると、可
変抵抗１８に形成された出力端子２２からレベル
シフト出力を取り出すことができる。
点との間に定電流源１２、ダイオード１４及び定
電流源１６が接続されるとともに、ダイオード１
４に可変抵抗１８が接続されたものであり、ダイ
オード１４のアノード側に形成された入力端子２
０にレベルシフトすべき入力電圧を与えると、可
変抵抗１８に形成された出力端子２２からレベル
シフト出力を取り出すことができる。
ところで、Ａに示す回路では、トランジスタ４
のベース・エミツタ間に生じる順方向降下電圧
VFのレベルシフトが可能であり、また、Ｂに示
す回路では、順方向降下電圧VFの範囲でレベル
シフト量の調整が可能であり、何れの回路におい
ても、前記順方向降下電圧VFを越える任意のレ
ベルシフト量を設定することができない。
のベース・エミツタ間に生じる順方向降下電圧
VFのレベルシフトが可能であり、また、Ｂに示
す回路では、順方向降下電圧VFの範囲でレベル
シフト量の調整が可能であり、何れの回路におい
ても、前記順方向降下電圧VFを越える任意のレ
ベルシフト量を設定することができない。
そこで、この発明は、レベルシフト量を任意に
調整可能にしたレベルシフト回路の提供を目的と
する。
調整可能にしたレベルシフト回路の提供を目的と
する。
即ち、この発明のレベルシフト回路は、第１及
び第２のトランジスタ３２，３４からなる差動対
が設置され、前記第１のトランジスタから出力を
取り出すとともに、前記第２のトランジスタのベ
ースに帰還する第３のトランジスタ３８が設置さ
れ、この第３のトランジスタに流れる電流を第１
の抵抗５０を介して引き込む第４のトランジスタ
４０が設置された差動増幅器３０と、ダイオード
６１に抵抗５８，６０を接続して電圧を発生さ
せ、前記ダイオードのアノード側の電圧を前記第
１のトランジスタのベースに加えるとともに、前
記ダイオードのカソード側の電圧を前記第１の抵
抗を介して前記第２のトランジスタのベースに加
えるレベル設定回路と５６と、任意の電流能力を
持ち前記第１のトランジスタから出力を取り出す
第５のトランジスタ６４と、この第５のトランジ
スタに対応した電流能力を持ち前記第４のトラン
ジスタに流れる電流に対応した電流を引き込む第
６のトランジスタ６６とを第２の抵抗６８を介し
て接続し、この第２の抵抗の一端側にレベルシフ
トすべき入力信号を加え、その他端側から第１及
び第２の抵抗の抵抗比並びに前記第５及び第６の
トランジスタの前記電流能力に応じて定まるレベ
ルシフト量を持つ出力信号を取り出す出力回路
（倍率設定回路６２）とを備えたものである。
び第２のトランジスタ３２，３４からなる差動対
が設置され、前記第１のトランジスタから出力を
取り出すとともに、前記第２のトランジスタのベ
ースに帰還する第３のトランジスタ３８が設置さ
れ、この第３のトランジスタに流れる電流を第１
の抵抗５０を介して引き込む第４のトランジスタ
４０が設置された差動増幅器３０と、ダイオード
６１に抵抗５８，６０を接続して電圧を発生さ
せ、前記ダイオードのアノード側の電圧を前記第
１のトランジスタのベースに加えるとともに、前
記ダイオードのカソード側の電圧を前記第１の抵
抗を介して前記第２のトランジスタのベースに加
えるレベル設定回路と５６と、任意の電流能力を
持ち前記第１のトランジスタから出力を取り出す
第５のトランジスタ６４と、この第５のトランジ
スタに対応した電流能力を持ち前記第４のトラン
ジスタに流れる電流に対応した電流を引き込む第
６のトランジスタ６６とを第２の抵抗６８を介し
て接続し、この第２の抵抗の一端側にレベルシフ
トすべき入力信号を加え、その他端側から第１及
び第２の抵抗の抵抗比並びに前記第５及び第６の
トランジスタの前記電流能力に応じて定まるレベ
ルシフト量を持つ出力信号を取り出す出力回路
（倍率設定回路６２）とを備えたものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図は、この発明のレベルシフト回路の実施
例を示す。
例を示す。
差動増幅器３０には、第１のトランジスタ３２
及び第２のトランジスタ３４からなる差動対が設
置され、この差動対には能動負荷としてのトラン
ジスタ３６及びダイオード４４が接続されている
とともに、定電流源４８が接続されている。そし
て、前記差動対の出力を取り出すとともにトラン
ジスタ３４のベースに帰還するために第３のトラ
ンジスタ３８が設置され、トランジスタ３８のベ
ースがトランジスタ３２のコレクタに接続されて
いる。トランジスタ３８のコレクタはトランジス
タ３４のベースに接続されるとともに、第１の抵
抗５０を介して第４のトランジスタ４０のコレク
タに接続されている。また、トランジスタ３８と
ベースが共通に接続されたトランジスタ４２が設
置されており、このトランジスタ４２のコレクタ
はトランジスタ４０のベースに接続され、トラン
ジスタ４０のベース・エミツタ間にはダイオード
４６が接続されている。したがつて、差動増幅器
３０は、直流全帰還増幅器を構成している。
及び第２のトランジスタ３４からなる差動対が設
置され、この差動対には能動負荷としてのトラン
ジスタ３６及びダイオード４４が接続されている
とともに、定電流源４８が接続されている。そし
て、前記差動対の出力を取り出すとともにトラン
ジスタ３４のベースに帰還するために第３のトラ
ンジスタ３８が設置され、トランジスタ３８のベ
ースがトランジスタ３２のコレクタに接続されて
いる。トランジスタ３８のコレクタはトランジス
タ３４のベースに接続されるとともに、第１の抵
抗５０を介して第４のトランジスタ４０のコレク
タに接続されている。また、トランジスタ３８と
ベースが共通に接続されたトランジスタ４２が設
置されており、このトランジスタ４２のコレクタ
はトランジスタ４０のベースに接続され、トラン
ジスタ４０のベース・エミツタ間にはダイオード
４６が接続されている。したがつて、差動増幅器
３０は、直流全帰還増幅器を構成している。
この差動増幅器３０の一方の入力部、即ちトラ
ンジスタ３２のベースには、電源端子５２から駆
動電圧VCCが印加される電源ラインと、接地され
る基準電位点端子５４が形成された基準電位ライ
ンとの間には、基準レベルを設定するためのレベ
ル設定回路５６が設置されている。このレベル設
定回路５６は、抵抗５８，６０及びダイオード６
１で構成され、ダイオード６１に発生する順方向
降下電圧VFによつて基準レベルが得られる。即
ち、ダイオード６１のアノード側の電圧がトラン
ジスタ３２のベースに加えられ、また、ダイオー
ド６１のカソード側の電圧が抵抗５０を介してト
ランジスタ３４のベースに加えられている。
ンジスタ３２のベースには、電源端子５２から駆
動電圧VCCが印加される電源ラインと、接地され
る基準電位点端子５４が形成された基準電位ライ
ンとの間には、基準レベルを設定するためのレベ
ル設定回路５６が設置されている。このレベル設
定回路５６は、抵抗５８，６０及びダイオード６
１で構成され、ダイオード６１に発生する順方向
降下電圧VFによつて基準レベルが得られる。即
ち、ダイオード６１のアノード側の電圧がトラン
ジスタ３２のベースに加えられ、また、ダイオー
ド６１のカソード側の電圧が抵抗５０を介してト
ランジスタ３４のベースに加えられている。
そして、差動増幅器３０の出力側には、レベル
シフト倍率を設定し、その倍率によつて得られる
レベルシフト量を持つ出力信号を取り出す出力回
路を成す倍率設定回路６２が設置されている。こ
の倍率設定回路６２は第５のトランジスタ６４、
第６のトランジスタ６６及び第２の抵抗６８で構
成されており、抵抗６８の両端には、レベルシフ
トすべき入力信号を加え、レベルシフトされた出
力信号を取り出すための入出力端子として端子７
０Ａ，７０Ｂが形成されている。
シフト倍率を設定し、その倍率によつて得られる
レベルシフト量を持つ出力信号を取り出す出力回
路を成す倍率設定回路６２が設置されている。こ
の倍率設定回路６２は第５のトランジスタ６４、
第６のトランジスタ６６及び第２の抵抗６８で構
成されており、抵抗６８の両端には、レベルシフ
トすべき入力信号を加え、レベルシフトされた出
力信号を取り出すための入出力端子として端子７
０Ａ，７０Ｂが形成されている。
以上の構成において、動作を説明する。
抵抗５０，６８の抵抗値をRa、Rb、両者の抵
抗比をRb／Raとし、ベースが共通にされたトラ
ンジスタ３８，４２の電流能力を同一、カレント
ミラー回路を構成しているトランジスタ４０及び
ダイオード４６の電流能力も同一に設定するとと
もに、トランジスタ６４はトランジスタ３８，４
２に対してエミツタ面積をＮ倍に、また、トラン
ジスタ６６もトランジスタ４０に対してエミツタ
面積をＮ倍にすることにより、各トランジスタ６
４，６６にはトランジスタ４２，４０に対してＮ
倍の電流能力が設定される。
抗比をRb／Raとし、ベースが共通にされたトラ
ンジスタ３８，４２の電流能力を同一、カレント
ミラー回路を構成しているトランジスタ４０及び
ダイオード４６の電流能力も同一に設定するとと
もに、トランジスタ６４はトランジスタ３８，４
２に対してエミツタ面積をＮ倍に、また、トラン
ジスタ６６もトランジスタ４０に対してエミツタ
面積をＮ倍にすることにより、各トランジスタ６
４，６６にはトランジスタ４２，４０に対してＮ
倍の電流能力が設定される。
そして、ダイオード６１に発生する順方向降下
電圧VFと等しい電圧が抵抗５０に発生するよう
に差動出力電流がトランジスタ３８，４２に流れ
るとき、トランジスタ３２，３４が平衡状態とな
る。
電圧VFと等しい電圧が抵抗５０に発生するよう
に差動出力電流がトランジスタ３８，４２に流れ
るとき、トランジスタ３２，３４が平衡状態とな
る。
ところで、トランジスタ６４，６６のエミツタ
面積は、トランジスタ４２，４０のそれに対して
Ｎ倍に設定されているので、トランジスタ４２に
流れる電流をI0とすると、トランジスタ６４，６
６には電流I0のＮ倍の電流Ｎ・I0が流れる。この
電流Ｎ・I0が抵抗６８に流れるので、端子７０
Ａ，７０Ｂにはレベルシフト量VLが設定され、
このレベルシフト量VLは、 VL＝VF・Rb／Ra・Ｎ ……(1) となる。このように、レベルシフト量VLは、抵
抗比Rb／Raと、倍率Ｎで表されるトランジスタ
６４，６６に設定された電流能力との積に比例し
たものとなり、その値はトランジスタ６４，６６
の電流能力、抵抗５０，６８の抵抗値等の回路条
件に応じて任意の値に設定される。
面積は、トランジスタ４２，４０のそれに対して
Ｎ倍に設定されているので、トランジスタ４２に
流れる電流をI0とすると、トランジスタ６４，６
６には電流I0のＮ倍の電流Ｎ・I0が流れる。この
電流Ｎ・I0が抵抗６８に流れるので、端子７０
Ａ，７０Ｂにはレベルシフト量VLが設定され、
このレベルシフト量VLは、 VL＝VF・Rb／Ra・Ｎ ……(1) となる。このように、レベルシフト量VLは、抵
抗比Rb／Raと、倍率Ｎで表されるトランジスタ
６４，６６に設定された電流能力との積に比例し
たものとなり、その値はトランジスタ６４，６６
の電流能力、抵抗５０，６８の抵抗値等の回路条
件に応じて任意の値に設定される。
そこで、抵抗６８の一端側に端子７０Ａからレ
ベルシフトすべき入力信号を加えると、抵抗６８
に設定されているレベルシフト量VLでレベルシ
フトされた出力信号がその他端側の端子７０Ｂを
通して取り出される。また、端子７０Ｂにレベル
シフトすべき入力信号を加えた場合にも、レベル
シフト量VLでレベルシフトされた出力信号を端
子７０Ａから取り出すことができる。
ベルシフトすべき入力信号を加えると、抵抗６８
に設定されているレベルシフト量VLでレベルシ
フトされた出力信号がその他端側の端子７０Ｂを
通して取り出される。また、端子７０Ｂにレベル
シフトすべき入力信号を加えた場合にも、レベル
シフト量VLでレベルシフトされた出力信号を端
子７０Ａから取り出すことができる。
以上説明したように、この発明によれば、ダイ
オードの順方向降下電圧を基準にして第１及び第
２の抵抗の抵抗比並びに第５及び第６のトランジ
スタの電流能力に応じて任意のレベルシフト量を
設定でき、レベルシフトすべき入力信号を第２の
抵抗の一端側に加え、その他端側から任意の前記
レベルシフト量を持つ出力信号を取り出すことが
できる。
オードの順方向降下電圧を基準にして第１及び第
２の抵抗の抵抗比並びに第５及び第６のトランジ
スタの電流能力に応じて任意のレベルシフト量を
設定でき、レベルシフトすべき入力信号を第２の
抵抗の一端側に加え、その他端側から任意の前記
レベルシフト量を持つ出力信号を取り出すことが
できる。
第１図は従来のレベルシフト回路を示す回路
図、第２図はこの発明のレベルシフト回路の実施
例を示す回路図である。 ３０……差動増幅器、３２……第１のトランジ
スタ、３４……第２のトランジスタ、３８……第
３のトランジスタ、４０……第４のトランジス
タ、５０……第１の抵抗、５６……レベル設定回
路、５８，６０……抵抗、６１……ダイオード、
６２……倍率設定回路（出力回路）、６４……第
５のトランジスタ、６６……第６のトランジス
タ、６８……第２の抵抗。
図、第２図はこの発明のレベルシフト回路の実施
例を示す回路図である。 ３０……差動増幅器、３２……第１のトランジ
スタ、３４……第２のトランジスタ、３８……第
３のトランジスタ、４０……第４のトランジス
タ、５０……第１の抵抗、５６……レベル設定回
路、５８，６０……抵抗、６１……ダイオード、
６２……倍率設定回路（出力回路）、６４……第
５のトランジスタ、６６……第６のトランジス
タ、６８……第２の抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２のトランジスタからなる差動対
が設置され、前記第１のトランジスタから出力を
取り出すとともに、前記第２のトランジスタのベ
ースに帰還する第３のトランジスタが設置され、
この第３のトランジスタに流れる電流を第１の抵
抗を介して引き込む第４のトランジスタが設置さ
れた差動増幅器と、 ダイオードに抵抗を接続して電圧を発生させ、
前記ダイオードのアノード側の電圧を前記第１の
トランジスタのベースに加えるとともに、前記ダ
イオードのカソード側の電圧を前記第１の抵抗を
介して前記第２のトランジスタのベースに加える
レベル設定回路と、 任意の電流能力を持ち前記第１のトランジスタ
から出力を取り出す第５のトランジスタと、この
第５のトランジスタに対応した電流能力を持ち前
記第４のトランジスタに流れる電流に対応した電
流を引き込む第６のトランジスタとを第２の抵抗
を介して接続し、この第２の抵抗の一端側にレベ
ルシフトすべき入力信号を加え、その他端側から
第１及び第２の抵抗の抵抗比並びに前記第５及び
第６のトランジスタの前記電流能力に応じて定ま
るレベルシフト量を持つ出力信号を取り出す出力
回路とを備えたことを特徴とするレベルシフト回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183712A JPS6075122A (ja) | 1983-10-01 | 1983-10-01 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183712A JPS6075122A (ja) | 1983-10-01 | 1983-10-01 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075122A JPS6075122A (ja) | 1985-04-27 |
| JPH0142530B2 true JPH0142530B2 (ja) | 1989-09-13 |
Family
ID=16140636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183712A Granted JPS6075122A (ja) | 1983-10-01 | 1983-10-01 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075122A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661358B2 (ja) * | 1990-10-04 | 1997-10-08 | 日本電気株式会社 | レベルシフト回路 |
-
1983
- 1983-10-01 JP JP58183712A patent/JPS6075122A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075122A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4437023A (en) | Current mirror source circuitry | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP3162732B2 (ja) | 増幅回路 | |
| EP0110720B1 (en) | Current mirror circuit | |
| JPH0142530B2 (ja) | ||
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| JPS6333726B2 (ja) | ||
| JP2591853B2 (ja) | クランプ回路 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JPH0370926B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0316644B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPS6160603B2 (ja) | ||
| JP2550241B2 (ja) | フローティング電源回路 |