JPH0143492B2 - - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は、デイジタル通信におけるビツト誤り
の軽減に極めて有効な最尤誤り訂正システムにお
ける符号化装置に関するものである。 （従来の技術） 近年の通信回線のデイジタル化の機運に伴つ
て、通信品質を向上させる上で極めて効果的な誤
り訂正方式の実システムへの導入が盛んに検討さ
れている。誤り訂正方式には多くの種類がある
が、その中でもたたみ込み符号化と最尤復号法を
組み合わせた誤り訂正方式は非常に強力な誤り訂
正手段としてよく知られている。 最尤復号法とは、受信側において実際の受信信
号系列をもとに送信側で送信可能な全ての信号系
列に対して尤度（実際に送信されたとする場合の
確かさ）を計算し、これらのうちから最も大きな
尤度を示す信号系列を実際に送信側より送信され
た信号系列と判定する復号手段である。特に受信
側で軟判定（ソフトデシジヨン）復調を行なつ
て、受信信号系列の個々の符号シンボルにもその
状態（“１”または“０”）に対して確からしさの
情報を与え、信号系列に対する尤度を精度よく計
算する復号化手段（軟判定最尤復号法）とする
と、その誤り訂正能力は格段と強力なものとな
る。 しかし、実際に最尤復号を実行しようとする
と、送信データ系列が長くなるに従つて、受信側
で予測すべき信号系列（データパターン）の数が
指数関数的に増大するので、復号化装置を構成す
る場合ハードウエアの規模が現実的な範囲を越え
てしまう。 このような問題を解決する一つの手段として、
受信側における不必要な尤度計算を極力省き、最
尤復号を能率よく実行できるアルゴリズムを用い
たビタービ復号法がよく知られている。そして、
このビタービ復号法とたたみ込み符号化とを組み
合わせた最尤誤り訂正装置は、符号化率が低く、
かつ符号拘束長の比較的短いものに対しては既に
そのハードウエア化も実現している。 ここで符号化率とは符号化回路の入力ビツト数
と出力ビツト数の比で、入力ビツト数１に対し出
力ビツト数２のときの符号化率は１／２である。
このとき増えたビツト数は符号化された符号系列
の冗長の度合を示している。符号化率が大きくな
つて１に近づくと（例えば７／８）、符号系列の
冗長度が小さくなるので一般に誤り訂正能力が低
くなる。符号拘束長とは符号化回路の各出力ビツ
トを生成するに必要な入力データ系列の長さをい
う。 しかし一般に、符号化率k₀／n₀で符号拘束長が
Ｋであるたたみ込み符号をビタービ復号法により
復号する復号化装置のハードウエア規模はほぼ次
式のＳに比例することが知られている。（文献参
照：J.A.Heller and I.M.Jacobs、“Viterbi
decording for satellite and space
commucations、”IEEE Trans.Commun.
Tecknol.、vol.COM−19、pp.835−847、
Oct.1971） Ｓ＝2^k0(k-1) (1) (1)式は、用いるたたみ込み符号の符号化率k₀／
n₀が高くなるにつれて、あるいは符号化拘束長Ｋ
が長くなるにつれて、符号化装置のハードウエア
規模が指数関数的に大きくなることを意味してい
る。この主たる原因は、符号系列の符号拘束長が
長くなるか、あるいは符号化率が高くなると、符
号の内部状態数が多くなり、復号器の必要演算回
数が多くなるためである。このことにより従来技
術においては、たとえビタービ復号法を用いても
３／４をこえる符号化率を有する符号系列に適用
できる誤り訂正装置の実現は事実上不可能とされ
ていた。 一方、帯域制限の厳しい通信系などでは帯域の
有効利用の観点から、情報伝達の冗長度をできる
だけ低くし、かつ誤り訂正能力の大きい誤り訂正
方式の実現が望まれている。 本発明は上記従来技術に鑑みなされたもので、
ハードウエア化の比較的容易な低符号化率用の符
号化回路と復号化回路を用い、これらに簡単な周
辺回路を付加して通信路では高符号化率に変換し
て伝送することにより、等価的に高符号化率符号
の誤り訂正を可能とする通信システムにおける符
号化装置を提供することを目的とする。 （実施例） 以下図面により詳細に説明する。 第１図は、本発明における最尤誤り訂正方式に
基づいてデータの符号化および復号化を行う場合
の概念図である。入力データ系列１は、たたみ込
み符号化回路２によつて符号化データ系列３に変
換され、符号シンボル消去回路４に送られる。第
１図では、符号化率１／２の符号化を仮定し、符
号化データ系列３を並列信号として表示してい
る。符号シンボル消去回路４では、予め定めた消
去パターン５を保持する消去パターン保持回路６
の内容を参照し、該符号化データ系列３から符号
シンボルを消去しつつ、所定の通信速度を有する
送信データ系列７を生成する。第１図の例では、
消去パターン５中の“１”が実際に送信すべき符
号シンボルの位置を示し、“０”が消去すべき符
号シンボルの位置を示している。以上、入力デー
タ系列１から送信データ系列７を生成するまでの
操作が、符号化装置１０によつて実行される。 送信データ系列７は、雑音１１のある通信路１
２を介して受信側に送信される。受信側における
受信データ系列１３は、送信データ系列７に対応
する送信信号に雑音１１が加わつた受信信号を硬
判定（ハードデイシジヨン）または多値軟判定
（ソフトデイシジヨン）復調することにより得ら
れる。軟判定復調とは、通常の“１”または
“０”の２値復調情報に、その復調情報の確かさ
を示す情報を付加して、多値情報として出力する
方法をいい、例えば８値軟判定復調を仮定する
と、受信データ系列１３中の各符号シンボルは３
ビツトで構成されることになる。このような軟判
定復調データを用いて最尤復号を行うと、尤度計
算の精度が増して誤り訂正能力が強力となること
は前に述べたとおりである。 前記受信データ系列１３は、ダミーシンボル挿
入回路１４に送られる。ダミーシンボル挿入回路
１４では、送信側の消去パターン５に対応する挿
入パターン１５を保持する挿入パターン保持回路
１６の内容を参照し、送信側で消去された符号シ
ンボルに対応する受信データ系列１３の正しい位
置に、ダミーシンボル（軟判定復調時には、必要
ビツト数分のダミーデータ）を挿入し、所定の通
信速度を有する復号回路入力データ系列１７を生
成する。ここでダミーデータは１又は０のいずれ
でもさしつかえない。第１図の例における復号回
路入力データ系列１７中の×印は、挿入されたダ
ミーシンボルを示す。この復号回路入力データ系
列１７は、最尤復号回路１９（ここでは、ビター
ビ復号回路を仮定する。）に送られる。但し、挿
入されたダミーシンボルに対しては、予め定めら
れた尤度値を固定的に与えて、最尤復号時の各送
信パス毎の尤度計算に基く送信パスの選択誤り確
率を最小限に押える必要がある。このため、例え
ばダミーシンボル挿入回路１４では、挿入したダ
ミーシンボルに対する尤度計算禁止パルス２０を
最尤復号回路１９に送るような機能を有する必要
がある。 一方、最尤復号回路１９は、送信側のたたみ込
み符号化回路２に対応するビタービ復号回路とし
て構成すればよいが、ダミーシンボル挿入回路１
４から尤度計算禁止パルス２０を受け取つた時に
は、当該タイミングにおける入力シンボルに対し
て通常の尤度計算を一時的に禁止して、予め定め
られた固定的な尤度値を割り当てるような制御回
路が必要となる。このように、挿入ダミーシンボ
ルに対しては特定の尤度値を強制的に与えながら
最尤（ビタービ）復号を実行することにより、復
号データ系列８が最尤復号回路１９から出力され
る。以上、受信データ系列１３から復号データ系
列８を得るための操作が、復号化装置２１により
実行される。 以上が本発明における最尤誤り訂正方式の具体
的説明であるが、この誤り訂正方式の符号化率に
ついては、一般に以下のことが言える。 符号化装置１０で用いるたたみ込み符号化回路
２の符号化率をk₀／n₀とし、消去パターン５が、
符号化データ系列３のｌブロツク（１ブロツクは
n₀シンボルから構成される。）中のｍシンボルを
消去することを指定するものであるとすると、送
信データ系列７の入力データ系列１に対する符号
化率k₀′／n₀′は(2)式のようになる。 k₀′／n₀′＝k₀l／n₀l−ｍ (2) 従つて、最尤誤り訂正方式を用いた場合の符号
化率は、k₀／n₀に等しい（ｍ＝０のとき）か、そ
れより高くなり、(2)式のｌまたはｍの値を適当に
選択することにより、k₀／n₀以上の任意の符号化
率の符号に対する最尤誤り訂正が自由に行えると
いう特徴を有している。 一方、本発明における最尤誤り訂正方式の誤り
訂正能力、即ち復号後のビツト誤り率特性は、消
去パターン５で指定する消去シンボル比（ｍ／
n₀l）およびｍコの消去シンボル位置に大きく依
存する。ここで、符号化率１／２で拘束長７のた
たみ込み符号（この符号のビタービ復号器は現時
点でそのハードウエア化が実現されている）を、
符号化装置１０のたたみ込み符号化回路２に用い
ると仮定する。この時、最尤誤り訂正方式により
１／２以上の適当な符号化率の符号を構成して最
尤誤り訂正を行う時の最適消去パターンは、与え
られた符号化率のもとで、可能な全ての消去パタ
ーン５から得られる符号の距離構造を計算機によ
り調べ、ビタービ復号後の誤り率特性が最もよく
なるような符号を与える消去パターンを１つ選び
出すことにより、一意に決定できる。第１表は、
拘束長７の１／２符号を原符号として、符号化率
２／３から７／８までの符号を最尤誤り訂正方式
に基いて構成する場合の最適消去パターンを調べ
た結果である。 同表中の最適消去パターンは、１／２符号化後
の並列シンボルに対する消去パターンとして表示
されている。従つて、このパターンを直列に表示
する場合には例えば３／４符号では“111001”と
なる。

【表】

【表】 同表中のｌ及びｍは、１／２符号化後のｌブロ
ツク（2lシンボル）中のｍビツトを周期的に消去
することを意味している。同表には参考のため、
各符号の最小距離ｄおよび、正しいパスからの距
離がｄである全ての誤つたパス中に含まれる誤り
ビツトの総数C_kの値も併て示す。一般に、ビタ
ービ復号後のビツト誤り率特性は、ｄが大きいほ
ど、また同じｄに対してはC_kの値が小さいほど
よくなることが知られている。従つて、同表か
ら、符号の符号化率が高くなるにつれて（即ち、
１／２符号化シンボルの消去率が大きくなるにつ
れて）、ビタービ復号時のビツト誤り率特性は劣
化することが予想される。 第２図は、第１表に示した各符号の８値軟判定
ビタービ復号時のビツト誤り率特性を理論的に計
算することにより、達成ビツト誤り率＝10^-6にお
ける符号化利得を計算し、従来からよく用いられ
ている２誤り訂正自己直交符号のそれと比較して
示したものである。横軸には、各符号の帯域拡大
率（符号化率ｎ−１／ｎの逆数）のデシベル値を
とつている。但し、ここで符号化利得とは、一定
のビツト誤り率を達成しようとするとき、符号化
を行わない場合と、情報伝送速度一定として符号
化を行つた場合の必要E_b／N₀（E_b：情報１ビツト
当りのエネルギー、N₀：片側雑音電力密度）の
差として定義している。同図より、拘束長７の
１／２たたみ込み符号を原符号として、本発明に
基く誤り訂正方式を８値軟判定と組み合わせた場
合の符号化利得は、代表的なたたみ込み符号であ
る２誤り訂正自己直交符号のそれよりかなり大き
く、例えば、７／８符号で比較しても、達成ビツ
ト誤り率＝10^-6の点でみて約1.3dBほど優れてい
ることがわかる。このように最尤誤り訂正方式
は、高い符号化率の符号に対しても非常に優れた
ビツト誤り率特性を提供しうるものである。 また、今後LSI技術の発達により、例えば符号
化率１／２で拘束長が７より大きいたたみ込み符
号の符号化回路および復号回路のハードウエア化
が近い将来実現する可能性は十分にあり、その場
合には、最尤誤り訂正方式に基いて最大誤り訂正
を実行すれば、第２図に示した特性より更に優れ
た特性を有する高符号化率符号の誤り訂正装置を
容易に実現することができる。 次に最尤誤り訂正方式に基く、符号化装置１０
および復号化装置２１の具体的構成法について述
べる。 第３図は、符号化装置１０内のたたみ込み符号
化回路２に、前記の符号化率１／２で拘束長７の
符号を用いた場合の符号化装置１０の構成例であ
る。たたみ込み符号化回路２は、７段のシストレ
ジスタ２２と、排他論理和ゲート２３で構成され
る。入力データ系列１の速度をＲとすると、本回
路は速度Ｒのシフトクロツク２４を供給すること
により動作する。符号化並列データ系列３は、並
列／直列変換回路２５により直列データ系列２６
に変換されたのち、フアーストイン・フアースト
アウト（FIFO）メモリー２７に送られる。一方、
外部から指定される消去パターン５の内容を保持
する消去パターン保持メモリー２８は、速度2R
のクロツク２９の供給により動作するアドレスカ
ウンタ３０で指定されたアドレスの内容を順次出
力する。アドレスカウンタ３０は、長さｌブロツ
ク（シンボル数：2l）の消去シンボルパターン５
の内容が含まれる消去パターン保持メモリー２８
のアドレスを周期的に順次指定してゆく機能を有
する。 消去パターン保持メモリー２８の出力信号３１
と、速度2Rの連続クロツク２９は、アンドゲー
ト３２により論理積がとられ、得られた歯抜けク
ロツク３３が、FIFOメモリー２７への書き込み
クロツクとして供給される。従つて、FIFOメモ
リー２７へは、書き込みクロツク３３が供給され
た時点の符号化データ２６だけが選択的に書き込
まれることになる。消去パターン５で指定される
消去周期がｌブロツク、消去シンボル数がｍの場
合には、FIFOメモリー２７からの読み出し用ク
ロツク３４として、速度（2l−ｍ／ｌ）Ｒのクロツ クが供給され、FIFOメモリーに書き込まれたデ
ータが所定の速度（2l−ｍ／ｌ）Ｒに変換された連 続データとして読み出され、これら送信データ系
列７として出力される。 第４図は、第３図で必要なクロツクの位相関係
を、第１表で示した７／８符号（ｌ＝７、ｍ＝６
→2l−ｍ／ｌ＝８／７）の場合を例にとつて示した ものである。同図Ａは、速度Ｒのクロツク２４、
Ｂは速度2Rのクロツク２９、Ｃは、消去パター
ン５直列読み出しした場合の消去パターン保持メ
モリー２８の出力信号３１であり、Ｄは、ＢとＣ
との論理積をとることにより生成される速度2R
の歯抜けクロツク３３、Ｅは速度８／7Rの読み
出しクロツク３４である。 次に、第３図の構成の符号化装置１０に対応す
る復号化装置２１の構成例を第５図に示す。復号
化装置２１では、原則として送信側と逆の操作を
行う。即ち、消去された符号シンボルの位置にダ
ミーシンボルを再び挿入し、符号化回路２で生成
された速度2Rの符号化データ系列と同じ速度の
データ系列を再構成したのちに１／２たたみ込み
符号（拘束長Ｋ＝７）用のビタービ復号回路１９
を用いて最尤復号を実行する。なお、以下、受信
データ系列１３は軟判定データとし、ビタービ復
号回路１９は、軟判定入力データ煮対する尤度
（以下メトリツクと呼ぶ）計算が可能なものを用
いるとする。 受信データ系列１３は、速度（2l−ｍ／ｌ）Ｒの 受信クロツクを書き込みクロツク３５として、
FIFOメモリー３６に書き込まれる。一方、送信
側の消去パターン５に対応する挿入パターン１５
を保持する挿入保持メモリー３７は、速度2Rの
クロツク３８の供給により動作するアドレスカウ
ンタ３９で指定されたアドレスの内容を順次出力
する。アドレスカウンタ３９は、長さｌブロツク
の挿入シンボルパターン１５の内容が含まれる挿
入パターン保持メモリー３７のアドレスを周期的
に順次指定してゆく機能を有する。挿入パターン
保持メモリー３７の出力信号４０と、速度2Rの
連続クロツク３８は、アンドゲート４１により論
理積がとられ、得られた歯抜けクロツク４２が
FIFOメモリー３６の読み出しクロツクとして供
給され歯抜けクロツク４２に同期した形でFIFO
メモリー３６からデータが読み出される。 一方、挿入パターン保持メモリー３７の出力信
号４０は、スイツチ４３の制御用としても用いら
れ、スイツチ４３はFIFOメモリー３６からデー
タが読出されるタイミングでは、FIFOメモリー
３６側へ、ダミーシンボルが挿入されるべきタイ
ミングでは、ダミーデータ保持回路４４の側に接
続されるように制御される。前記手順により得ら
れる復号回路入力データ系列１７が、ビタービ復
号回路１９に入力される。更に、挿入パターン保
持メモリー３７の出力信号４０は、その極性がイ
ンバーター４５で反転されたのち、挿入ダミーシ
ンボルに対するメトリツク計算禁止パルス２０と
してビタービ復号回路１９に送られる。 ビタービ復号回路１９では、入力データ系列１
７およびメトリツク計算禁止パルス２０を直列／
並列変換回路４７，４８によりそれぞれ並列信号
に変換したのち、メトリツク計算回路４８におい
て当該並列入力シンボルに対するメトリツク計算
を実行する。メトリツク計算回路４８において
は、メトリツク計算禁止パルス２０が同時に送ら
れた入力シンボルに対しては、通常のメトリツク
計算を禁止し、特定のメトリツク値を強制的に与
えるような機能を有する。メトリツク計算禁止時
の操作は、データ“０”および“１”に対して同
一のメトリツク値を与えることにすればビタービ
復号における最尤パス選択機能に及ぼす影響を最
小とすることができるが、後述の自己同期機能に
与える影響をも最小限に押えるには、軟判定デー
タに対する最大のメトリツク値と最小のメトリツ
ク値の中間の値を与えるのが最も好ましい。 メトリツク計算回路４８で計算されたメトリツ
ク値４９は、速度Ｒのクロツク５０で生残りパス
選択部５１に転送される。生残りパス選択部５１
では、符号の各内部状態におけるその時点までの
生残りパスのパスメトリツク値を記憶しているパ
スメトリツク記憶回路５２、及び各生残りパスの
ビツト系列を記憶している生残りパスメモリー５
３からの情報と、その時点のメトリツク値４９を
もとに、各内部状態における生残りパスを選択
し、その結果をもとに、パスメトリツク記憶回路
５２と生残りパスメモリー５３の内容を逐次更新
してゆく。生残りパスメモリー５３からは、予め
指定された打切りパス長分の遅延を伴つて、復号
データ８が順次出力される。前記、ビタービ復号
回路１９における復号手順は、文献（G.D.
Forney、JR.、“The Viterbi Algorithm”、
proceedings of the IEEE.vol−61、No.３、
March.1973、pp.268−276）に詳しい。なお、本
方式に用いるビタービ復号回路１９内の生残りパ
スメモリー５３における打切りパス長は、符号化
率が高くなるにつれてかなり長くとる必要があ
り、例えば第１表に示した３／４符号で60ビツ
ト、７／８符号で100ビツト程度必要となる。 ところで、この復号化装置２１を連続データに
用いる場合、常に受信データ系列１３の正しい位
置にダミーシンボルを挿入してゆくために、消去
パターンを単位とする自己同期機能が必要とな
る。受信側におけるこのような自己同期は、例え
ば次のようにして実行することができる。 一般に、符号の同期がとれている時には、信号
対雑音電力比がある程度大きければ、ビタービ復
号時のパスメトリツク値は、ある特性のパスに対
してのみ大きく、他のパスのメトリツク値は、そ
れに対してかなり低い値になる。一方、同期はず
れが生じると、全てのパスのメトリツク値は一定
の値に平均化される。従つて、ビタービ復号回路
１９内で各パスのメトリツクの大きさをもとに、
符号の同期状態を示す尺度となるメトリツク情報
を作成することが可能となる。このような目的
で、パスメトリツク記憶回路５２で作成されたメ
トリツク情報５４は、同期状態監視回路５５に送
られ、メトリツク情報５４が予め定められた同期
はずれ状態と見なされる値の領域に入つた時に
は、同期状態監視回路５５から、アドレス制御パ
ルス５６がアドレスカウンタ３９に送られる。ア
ドレスカウンタ３９は、アドレス制御パルス５６
により、挿入パターン保持メモリ３７からの読み
出しアドレスを１シンボル分シフトする機能を有
する。同期状態監視回路５５では、一定時間間隔
で上記制御を繰り返し、ビタービ復号回路１９か
らのメトリツク情報５４が、同期状態と見なされ
る値の領域に戻つた時点で、同期はずれが回復し
たと判断して、アドレス制御パルス５６の送出を
停止する。上記操作により、符号の同期はずれを
受信側で自動的に検知して、同期回復を図る機能
を果すことができる。 なお、第５図における復号化装置２１の動作に
必要な各クロツクの位相関係は、第４図に示した
符号化装置１０のそれと同様であるのでここでは
省略する。また、前記の誤り訂正装置の構成およ
び動作説明では、入出力データ系列を全て直列連
続信号と仮定したが、これは並列信号であつて
も、また所定の速度のバーストデータであつても
よい。 以上、説明したように本発明による最尤誤り訂
正システムにおける符号化装置を用いることによ
り、これまでハードウエアの構成が困難と考えら
れてきた高符号化率符号の最尤誤り訂正装置の実
現も容易となり、しかもその誤り訂正能力は、軟
判定復調と組み合わせれば、既存の誤り訂正符号
の特性よりかなり優れているので、各種のデイジ
タル通信回線の通信品質の向上を図る、という点
で非常に効果がある。更に、本誤り訂正システム
における符号化装置を用いた誤り訂正装置は、消
去パターンの選択により、用いる符号の符号化率
を自由に選択して指定することができるという大
きな特徴を有しており、今後、回線の状態に応じ
て常に最適の符号化率の符号を選択して誤り訂正
を行うような適応型誤り訂正への応用も可能と考
えられ、デイジタル通信回線の回線設計の柔軟性
を増す、という点でも大いに効果がある。

【図面の簡単な説明】

第１図は、本発明における最尤誤り訂正方式の
基本概念を説明する図、第２図は、拘束長７の
１／２符号を原符号として最尤誤り訂正方式によ
る誤り訂正を８値軟判定を行つた場合の達成ビツ
ト誤り率10^-6におけるｎ−１／ｎ符号の符号化利
得を２誤り訂正自己直交符号のそれと比較して示
した図、第３図は、最尤誤り訂正方式に基く符号
化装置の構成例を示す図、第４図は、第３図の符
号化装置を動作させるに必要なクロツク信号の位
相関係を７／８符号を例にとつて示した図、第５
図は、最尤誤り訂正方式に基く復号化装置の構成
例を示す図である。 １……たたみ込み符号化回路、４……符号シン
ボル消去回路、１２……通信路、１４……ダミー
シンボル挿入回路、１９……最尤復号回路。

Claims (1)

1. 【特許請求の範囲】 １ 送信側では送信すべきデータ系列を冗長化し
   て符号化し、受信側では最尤復号するシステムに
   おける符号化装置において、 入力データ系列をたたみ込み符号化するための
   たたみ込み符号化回路と、 該たたみ込み符号化回路の出力データ系列から
   消去すべき符号シンボルを指定するための消去パ
   ターンを保持する消去パターン保持回路と、 該消去パターン保持回路の消去パターンを参照
   しながら前記たたみ込み符号化回路の出力データ
   系列から符号シンボルを消去するとともに所定の
   通信速度を有するデータ系列に変換する符号シン
   ボル消去回路とで構成したことを特徴とする符号
   化装置。